《西安电子科技大学考研复试科目-微机原理与接口技术chap04-01》由会员分享，可在线阅读，更多相关《西安电子科技大学考研复试科目-微机原理与接口技术chap04-01（86页珍藏版）》请在金锄头文库上搜索。
1、微机原理及接口技术第4章 总线技术4.1 总线概述1n总线：连接两个以上数字系统元件的公共的信息 通路。n总线的分类：片内总线元件级总线系统总线（内总线）通信总线（外总线）n总线标准化的优点： 简化软、硬件设计，简化系统结构。 模块 化 使系统易于扩展、便于更新。 便于调试、维修。 各插件板分别调试； 一级维修CPU内存总线控制逻辑扫描仪网卡声卡SCSI卡主板主机外设2微机原理及接口技术第4章 总线技术4.2 内总线（系统总线）3nPC机的内总线lPC/XT 总线lISA 总线lEISA 总线lPCI 总线n工控机的内总线lSTD 总线l基于PC的工控机总线uPC/104 总线uPC/104-
2、PLUSlCompact PCI4.2 内总线4ISA ：IBM PC/AT(286)MCA ：IBM垄断(与ISA不兼容)EISA ：扩展ISA(与ISA兼容)VESA ：视频；局部总线PCI ：图形界面、高速数传AGP ：图形加速接口PCI-Express ：现在4.2 内总线PC机的内总线5n 兼容性好 n 可靠性高 n 支持多微处理器 n 结构简单，小板结构，模块化4.2 内总线 4.2.2.1 STD总线 P148一、特点：Page 1486n 地址选择信号产生时序4.2 内总线 4.2.2.1 STD总线 P148二、信号定义：扩 展请 求地 址地 址 选 择IOEXP, MEME
3、XPIORQ, MEMRQ地址总线7WRn 读写时序4.2 内总线 4.2.2.1 STD总线 P148二、信号定义：地 址 选 择RD数 据RD数据总线地 址 选 择数 据WR数据总线读时序写时序8n串行n并行4.2 内总线 4.2.2.1 STD总线 P148三、中断优先级的实现：PCIPCOINTRQINTAKINTRQINTAKIRQIRQ9n串行n并行BAI BAO BUSAK BUSRQ4.2 内总线 4.2.2.1 STD总线 P148四、总线优先级控制：10n 利用MEMEX选择存储器组n 输出接口存储器选择法4.2 内总线 4.2.2.1 STD总线 P148五、存储器的扩展
4、11n 输出接口存储器选择法4.2 内总线 4.2.2.1 STD总线 P148 五、存储器的扩展1.向I/O写一个数（如1111 1110，选择MEM组0），即 第一组64K）； 2.对MEM组0操作（RD/WR）。 64KB8512KB124.2 内总线 4.2.1.2 ISA总线 P141Baby ATATXIndustry Standard Architecture134.2 内总线 4.2.1.2 ISA总线 P141一、ISA总线的特点： 支持8位、16位数据操作。 将XT与AT总线的运行速度提升至8MHz。 更强调I/O处理能力：1KB的I/O空间、11级硬件 中断、7级DMA通
5、道。 地址、数据非多路复用。 是多主控设备总线：除主CPU之外，DMA控制 器、DRAM刷新控制器、带处理器的只能卡都 可以称为ISA的主控设备。 曾广泛流行，支持的厂商众多。144.2 内总线 4.2.1.2 ISA总线 P141XT总线AT总线一、ISA总线的特点：151617n 数据总线为16位（支持8位、16位数据操作） SBHE、MEMCS16、IOCS16、0WS n提速：0WS，零等待状态，也叫NOWS（ No Wait State），ISA卡通知CPU不插Tw。 n升位：MEMCS16、IOCS16，插件板通知 CPU进行16位数据传送。 n位数可选：SBHE，总线高字节允许（
6、 System Bus High Enable），可选8位、16位操作 。【注意】 当SBHE被主控设备（一般为系统主板）置为低电平时， ISA插卡必须及时将IOCS16或MEMCS16置为有效作为回应 。4.2 内总线 4.2.1.2 ISA总线 P141 二、信号定义18n 数据总线为16位（支持8位、16位数据操作） SBHE、MEMCS16、IOCS16、0WS4.2 内总线 4.2.1.2 ISA总线 P141 二、信号定义SBHE SA0操作所用数据线线0 0从偶地址开始读读/写一个字(16位)D15D00 1从奇地址读读/写一个字节节（8位）D15D81 0从偶地址读读/写一个字
7、节节（8位）D7D01 1无效无19n 寻址能力达到16MB，地址、数据线不复用。 lLA17LA23（非锁存信号，可用BALE 锁存） lLA17LA19（不锁存）与SA17SA19（锁 存）重复。 n 中断扩充为11个（PC/XT为6个） IRQ3IRQ7，IRQ9IRQ12，IRQ14IRQ15 lIRQ0（定时器）、IRQ1（键盘）、IRQ2（ 级联） 、IRQ8（定时器8254） 、IRQ13（协处理 器）用于系统板上，总线上不出现。 lB4引脚：IRQ2（XT） IRQ9（AT），早 期由8259级联实现。4.2 内总线 4.2.1.2 ISA总线 P141 二、信号定义204.2
8、 内总线 4.2.1.2 ISA总线 P141 二、信号定义INTIRQ8 IRQ9 IRQ10 IRQ11 IRQ12 IRQ13 IRQ14 IRQ15IRQ0 IRQ1IRQ3 IRQ4 IRQ5 IRQ6 IRQ7INTINTA高低优先级： 8259825921n DMA扩充为7个（PC/XT为4个） lDRQ03，DRQ57（新增），DACK0 DACK3，DACK5DACK7 l优先级：DRQ0DRQ1DRQ7 （DRQ4用作8237级联，不出现） lDRQ03：8位传输 DRQ57：16位传输4.2 内总线 4.2.1.2 ISA总线 P141 二、信号定义22n ISA总线是一
9、种多主控总线：MASTER 若ISA插卡要控制总线，则： lISA卡置DRQx为高； lDMAC送HOLD申请总线，若成功（CPU送 来HOLDACK信号）则DMAC置相应的DACKx有 效 ISA卡成为总线上的主控设备； l此时AEN为高电平，若此时ISA卡需要访问 其它I/O设备（包括其它ISA卡），则置MASTER 为低 释放AEN（使AEN为低电平，无效）； l lISA卡释放DRQx（置为低），释放 MASTER（置为高） 总线控制权又返回系统板 。4.2 内总线 4.2.1.2 ISA总线 P141 二、信号定义23n 速度：CLK（B20，Output） 4.77MHz 8.3M
10、Hz（标准） 12MHz4.2 内总线 4.2.1.2 ISA总线 P141 二、信号定义时序8位I/O读/写16位I/O读/写标准周期：T1 BALE有效；T2 读写控制信号有效 ；T3 T4 T5 等待；T6 锁存数据延长周期：IOCHRDY T6采样零等待周期：0WS T3采样，若有效 T3结束 I/O读/写标准周期：T1 T2 T3延长周期要求ISA卡在译码条件成立的同时将IOCS16或 MEMCS16置为低电平。24n 速度：CLK（B20，Output） 4.77MHz 8.3MHz（标准） 12MHz4.2 内总线 4.2.1.2 ISA总线 P141 二、信号定义速度8位， C
11、LK=8MHz16位， 标准周期标准：零等待：CLK8MHz：CLK12MHz：25n早期的PC机n后来：Pentium III 主板4.2 内总线 4.2.1.2 ISA总线 P141三、ISA总线的体系结构26南桥中断控制器 IDE控制器 USB主控制器 DMA控制器274.2 内总线 4.2.1.4 PCI总线P142147 Peripheral Component Interconnect Local BusBaby ATATX局部总线，1992年28ABIT KV7 Motherboard (AMD Athlon XP System Board Socket 462)294.2 内总
12、线 4.2.1.4 PCI总线P142147n 不依赖于处理器： 更换CPU 换PCI桥路即可 使PCI总线能为I/O 功能而优化一、PCI总线的特点：P142，CPUPCI桥PCI Bus304.2 内总线 4.2.1.4 PCI总线P142147n 扩充性好： 挂多个设备，驱动能力不够 采用多PCI总线结构一、PCI总线的特点：P142，CPU桥0PCI Bus 1存储器桥1PCI设备PCI Bus 0桥2设备PCI Bus 2总线桥标准总线314.2 内总线 4.2.1.4 PCI总线P142147n 具有自动配置功能，支持即插即用（PnP）。 资源需求设置工作在系统初启时由BIOS完成
13、。 n 数据、地址奇偶校验功能 保证数据完整性、准确性。（PAR） n 数据宽度32位，可扩展为64位；2.0版支持 33MHz时钟，2.1版增加了对66MHz总线操作的支 持。 n 信号复用，支持无限读写突发操作。 地址、数据信号共用信号线，信号不同阶段表示不同含义 。 33MHz32位：132MB/s峰值传送速率； 64位：264MB/s峰值传送速率； 66MHz64位：528MB/s峰值传送速率。一、PCI总线的特点：P142，324.2 内总线 4.2.1.4 PCI总线P142147n 适应性广。台式机、便携机、服务器；3.3V、5V 电源。 n 并行总线操作。在PCI桥支持下，处理
14、器总线、 PCI总线与扩展总线可并行工作。一、PCI总线的特点：P142，33设备识别设备识别供应应商识别码识别码00H 状态态寄存器命令寄存器04H 分类类代码码修改版本08H 内含自测试测试头标类头标类 型延时计时计 数器Cache大小0CH基 地 址 寄 存 器10H 14H 18H 1CH 20H 24H 保 留28H 保 留2CH 扩扩展ROM基址寄存器30H 保 留34H 保 留38H Max-LatMin-Gnt中断引脚中断连线连线3CH目标设备的接口芯片中包含 256 字节的 用于配置的存储空间：344.2 内总线 4.2.1.4 PCI总线P142147以PCI总线读操作为例
15、： 总线命令（地址节拍）C/BE3:0#命令类型二、信号定义：P143P1450 0 0 0中断应应答 0 0 0 1特殊周期 0 0 1 0I/O读读 0 0 1 1I/O写 0 1 1 0MEM读读 0 1 1 1MEM写 1 0 1 0读读配置 1 0 1 1写配置 354.2 内总线 4.2.1.4 PCI总线P142147以PCI总线读操作为例突发成组数据传输： 一个分组一个地址节拍一个（多个）数据节拍（Address phase） （Data phase）二、信号定义：P143P145364.2 内总线 4.2.1.4 PCI总线P142147 二、信号定义：P143P145 1234CLK567FRAME#地址数据1数据2数据3主从AD31:0 总线命令字节允许1字节允许2字节允许3C/BE3:0#IRDY#TRDY#DEVSEL#总线时钟主设备准备好从设备准备好等待周期Tw地址节拍总线转换 周期数据节拍1数据节拍2数据节拍3总线传送（一个分组）X374.2 内总线 4.2.1.4 PCI总线P142147lFRAME#：帧周期信号，由主控设备驱动，表示一 个总线周期的开始和结束。 DEVSEL#：设备选择信号，从设备驱动。l总线转换周期：AD31:0既不被主设备也不被从设
