《计算机组成原理-CPU设计实验报告》由会员分享，可在线阅读，更多相关《计算机组成原理-CPU设计实验报告（8页珍藏版）》请在金锄头文库上搜索。
1、课 程 设 计 报 告课程设计名称：计算机组成原理课程设计课程设计题目：设计 CPU院（系）：专业：班级：学号：姓名：指导教师：完成日期： 2016.6.26 xxxxxx 学院课程设计报告- 2 - 目录总体设计方案 . 31.1实验目的 . 31.2 实验内容 . 31.3 实验仪器及元件. 3详细设计方案 . 32.1 实验原理及电路图. 32.2 实验过程及结果记录. 52.3 实验结果分析. 7总结 . 73.1 思考 . 73.2 收获感想 . 7xxxxxx 学院课程设计报告- 3 - 总体设计方案1.1实验目的在 maxplus 设计取数据、存数据、加指令的CPU 程序1.2
2、实验内容要求实现机器指令要求实现指令：LD （取数） ，ST （存数） ，ADD （算术加法）；利用 maxplus 对于设计的微指令集用电路图进行实现，并分析结果是否正确，1.3 实验仪器及元件MAX+plus 系统和其运行环境详细设计方案2.1 实验原理及电路图全加器是用门电路实现两个二进制数相加并求出和的组成和电路的数字电 路。除本位两个数相加外，还要加上从低位来的进位数。被加数Ai 加数 Bi 从低 位向本位进位 Ci-1 作为电路的输入，全加和 Si 与向高位的进位 Ci 作为电路的输 出。能实现全加运算功能的电路称为全加电路寄存器是 CPU的组成部分，寄存器是有限存储容量的高速存储
3、部件，它们可xxxxxx 学院课程设计报告- 4 - 用来暂存指令、数据和地址。在CPU 的控制部件中，包含的寄存器有指令寄存器 （IR）和程序计数器（ PC ） 。在 CPU 的算术及逻辑部件中，包含的寄存器有累加 器（ACC ）计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数 器在数字系统中主要是对脉冲个数进行计数，以实现测量、 计数、和控制的功能， 同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元 则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触 发器、D触发器及 JK触发器等。计数器在数字系统中应用广泛，如在电子计算机 的
4、控制器中对指令地址进行计数，以便顺序取出下一条指令， 在运算器中作乘法、 除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等微指令电路图由一个74183四位全加器， 12 个 74373M 寄存器，一个 7474计数器， 4 个控制加减法的异或门组成。b0、b1、b2、b3 为四位被减数由低到高的四个输入端， a0、a1、a2、a3为减数的四个输入端， s0、s1、s2、s3为四个输xxxxxx 学院课程设计报告- 5 - 出端。 m 为加减法控制端，分别与减数的四个输入端进行异或操作并分别输入到四个全加器的输入端A，k 为计数器的时钟输入端。四位被减数输入端的四个寄存器的存数据控
5、制端G 端连接到计数器的Q1 输出端，四位减数输入端的四个寄存器的存数据控制端G 和四位差的输出端的四个寄存器的村数据控制端G 串联连接到计数器的Q2 端口。寄存器的OEN 端均接地。2.2 实验过程及结果记录（按实验步骤和实验要求提供相应的实验数据及实验波形）xxxxxx 学院课程设计报告- 6 - 按照系统分析中得到的指令集，在maxplus 实验软件中新建指令系统，生成.gdf文件。在maxplus 实验软件中新建.gdf文件 ,画出电路图，进行“Compiler ”编译开始设计程序指令集设计取数，存数，算数加法画出电路图Maxplus 进行仿 真结束编译建立工程xxxxxx 学院课程设
6、计报告- 7 - 2.3 实验结果分析本次实验一共涉及四位二进制加法器，寄存器，计数器，微指令集电路设计，其过程并没有想象之中的那么容易。其中全加器是用门电路实现两个二进制数相加并求出和的组成和电路的数字电路。除本位两个数相加外，还要加上从低位来的进位数。被加数Ai 加数 Bi 从低位向本位进位Ci-1 作为电路的输入， 全加和 Si 与向高位的进位Ci 作为电路的输出； 寄存器是 CPU的组成部分，寄存器是有限存储容量的高速存储部件，它们可用来暂存指令、数据和地址。在CPU的控制部件中，包含的寄存器有指令寄存器（IR）和程序计数器（PC ） ；计数是一种最简单基本的运算，计数器就是实现这种运
7、算的逻辑电路，计数器在数字系统中主要是对脉冲个数进行计数，以实现测量、计数、和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成， 这些触发器有RS触发器、 T 触发器、 D触发器及JK 触发器等； 微指令电路图由一个74183 四位全加器， 12 个 74373M寄存器，一个7474 计数器， 4 个控制加减法的异或门组成。b0、b1、b2、b3 为四位被减数由低到高的四个输入端，a0、a1、a2、a3 为减数的四个输入端，s0、s1、s2、 s3 为四个输出端。m为加减法控制端，分别与减数的四个输入端进行异或操作并分别输入到四个全加器的输入端A，k 为计数器的时钟输入端。总结3.1 思考简单 CPU的设计需要四位二进制加法器，寄存器，计数器，微指令集电路一起，四个无论哪一个弄不好都会让实验出现错误，所以本次实验就要把这四个完美结合就行。3.2 收获感想曾经我觉得设计CPU这件事听起来很遥不可及，但是这次设计是一种尝试。虽然只是简xxxxxx 学院课程设计报告- 8 - 单的设计，但是也是经过老师的讲解的，感觉对整个CPU的工作和各个部件的工作原理有了更加清晰的认识，也渐渐形成了一个整体框架的概念。在实验过程中，我也遇到了很多不知道，解决不了的问题，但是在同学和老师的帮助之下也顺利解决。
