《基于单片机门铃的设计》由会员分享，可在线阅读，更多相关《基于单片机门铃的设计（17页珍藏版）》请在金锄头文库上搜索。
1、基于单片机的“叮咚”门铃设计摘要：摘要：本文设计了一种基于单片机的“叮咚”门铃，主要有键盘，音频功率放大器LM386，AT89S51 单片机，扬声器等构成，通过单片机定时/计数器 t0 来产生 700Hz 和500Hz 的频率来使扬声器发出“叮咚”声音。关键词：AT89C51 单片机 ；扬声器 ；频率；前言：前言：1 在现代电子产品中， “叮咚”门铃以它成本低，方便快捷等优点占据了很大的市场空间。本课程设计是基于单片机的“叮咚”门铃，通过单片机控制输出频率，由音频功率放大器 LM386 放大给扬声器，使之发出叮咚声。虽然功能简单，但是由于其操作简单得到了广泛的应用。2 主要技术指标是当按下开关
2、 SP1，AT89S51 单片机产生“叮咚”声从 P1.0 端口输出到 LM386，经过放大之后送入喇叭。目录目录1 总体方案设计.32 AT89S51 单片机简介 .43 硬件部分设计.93.1 单片机系统 .93.2 电路原理图 .93.3 仿真电路图.104 软件部分设计.114.1 程序设计方法.114.2 主程序框图 .124.3 T0 中断程序框图 .124.4 汇编源程序 .135 调试分析.155.1 硬件调试 .155.2 软件调试 .155.3 软、硬件联调 .156 结论.157 参考文献.16附录 1 .171 1 总体方案设计总体方案设计针对本课题的设计任务，进行分析
3、得到：本次设计是利用单片机实现对扬声器发声的，控制采用按钮操作，AT89S51 单片机进行控制，由音频功率放大器进行放大，最后使扬声器发出“叮咚”声音。单片机 AT89S51按钮晶振电路音频放大 器扬声器图 1 “叮咚”门铃总体设计框图AT89S51 2 2 AT89S51AT89S51 单片机简介单片机简介AT89S51 为 ATMEL 所生产的可电气烧录清洗的 8051 相容单芯片，其内部程序代码容量为 4KB图 2 AT89S51 单片机引脚图（一）（一）AT89S51 主要功能列举如下：主要功能列举如下：1、为一般控制应用的 8 位单芯片2、晶片内部具时钟振荡器（传统最高工作频率可至
4、12MHz）3、内部程式存储器（ROM）为 4KB4、内部数据存储器（RAM）为 128B5、外部程序存储器可扩充至 64KB6、外部数据存储器可扩充至 64KB7、32 条双向输入输出线，且每条均可以单独做 I/O 的控制8、5 个中断向量源9、2 组独立的 16 位定时器10、1 个全多工串行通信端口11、8751 及 8752 单芯片具有数据保密的功能12、单芯片提供位逻辑运算指令（二）（二）AT89S51AT89S51 各引脚功能介绍：各引脚功能介绍：VCCVCC：AT89S51 电源正端输入，接+5V。VSSVSS：电源地端。XTAL1XTAL1：单芯片系统时钟的反相放大器输入端。X
5、TAL2XTAL2：系统时钟的反相放大器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机。RESETRESET：AT89S51 的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51 便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址 0000H 处开始读入程序代码而执行程序。EA/VppEA/Vpp：“EA“为英文“External Access“的缩写，表示存取外
6、部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代码（存于外部 EPROM 中）来执行程序。因此在 8031 及 8032 中，EA 引脚必须接低电平，因为其内部无程序存储器空间。如果是使用 8751 内部程序空间时，此引脚要接成高电平。此外，在将程序代码烧录至8751 内部 EPROM 时，可以利用此引脚来输入 21V 的烧录高压（Vpp） 。ALE/PROGALE/PROG：ALE 是英文“Address Latch Enable“的缩写，表示地址锁存器启用信号。AT89S51 可以利用这支引脚来触发外部的 8 位锁存器（如 74LS373） ，将端口 0 的地
7、址总线（A0A7）锁进锁存器中，因为 AT89S51 是以多工的方式送出地址及数据。平时在程序执行时 ALE 引脚的输出频率约是系统工作频率的 1/6，因此可以用来驱动其他周边晶片的时基输入。此外在烧录 8751 程序代码时，此引脚会被当成程序规划的特殊功能来使用。PSENPSEN：此为“Program Store Enable“的缩写，其意为程序储存启用，当 8051 被设成为读取外部程序代码工作模式时（EA=0） ，会送出此信号以便取得程序代码，通常这支脚是接到EPROM 的 OE 脚。AT89S51 可以利用 PSEN 及 RD 引脚分别启用存在外部的 RAM 与 EPROM，使得数据存
8、储器与程序存储器可以合并在一起而共用 64K 的定址范围。PORT0PORT0（P0.0P0.0P0.7P0.7）：）：端口 0 是一个 8 位宽的开路汲极（Open Drain）双向输出入端口，共有 8 个位，P0.0 表示位 0，P0.1 表示位 1，依此类推。其他三个 I/O 端口（P1、P2、P3）则不具有此电路组态，而是内部有一提升电路，P0 在当做 I/O 用时可以推动 8 个 LS 的 TTL 负载。如果当 EA 引脚为低电平时（即取用外部程序代码或数据存储器） ，P0 就以多工方式提供地址总线（A0A7）及数据总线（D0D7） 。设计者必须外加一锁存器将端口 0 送出的地址栓锁
9、住成为 A0A7，再配合端口 2 所送出的 A8A15 合成一完整的 16 位地址总线，而定址到 64K 的外部存储器空间。PORT2PORT2（P2.0P2.0P2.7P2.7）：）：端口 2 是具有内部提升电路的双向 I/O 端口，每一个引脚可以推动 4 个 LS 的 TTL 负载，若将端口 2 的输出设为高电平时，此端口便能当成输入端口来使用。P2 除了当做一般 I/O 端口使用外，若是在 AT89S51 扩充外接程序存储器或数据存储器时，也提供地址总线的高字节 A8A15，这个时候 P2 便不能当做 I/O 来使用了。PORT1PORT1（P1.0P1.0P1.7P1.7）：）：端口
10、1 也是具有内部提升电路的双向 I/O 端口，其输出缓冲器可以推动 4 个 LS TTL负载，同样地若将端口 1 的输出设为高电平，便是由此端口来输入数据。如果是使用8052 或是 8032 的话，P1.0 又当做定时器 2 的外部脉冲输入脚，而 P1.1 可以有 T2EX 功能，可以做外部中断输入的触发脚位。PORT3PORT3（P3.0P3.0P3.7P3.7）：）：端口 3 也具有内部提升电路的双向 I/O 端口，其输出缓冲器可以推动 4 个 TTL 负载，同时还多工具有其他的额外特殊功能，包括串行通信、外部中断控制、计时计数控制及外部数据存储器内容的读取或写入控制等功能。其引脚分配如下
11、：P3.0P3.0：RXD，串行通信输入。P3.1P3.1：TXD，串行通信输出。P3.2P3.2：INT0，外部中断 0 输入。P3.3P3.3：INT1，外部中断 1 输入。P3.4P3.4：T0，计时计数器 0 输入。P3.5P3.5：T1，计时计数器 1 输入。P3.6P3.6：WR：外部数据存储器的写入信号。P3.7P3.7：RD，外部数据存储器的读取信号。（三）（三）. .振荡器特性：振荡器特性：XTAL1 和 XTAL2 分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2 应不接。有余输入至内部时钟信号
12、要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。（四）（四）. .芯片擦除：芯片擦除：整个 PEROM 阵列和三个锁定位的电擦除可通过正确的控制信号组合，并保持 ALE 管脚处于低电平 10ms 来完成。在芯片擦操作中，代码阵列全被写“1”且在任何非空存储字节被重复编程以前，该操作必须被执行。此外，AT89C51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU 停止工作。但 RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存 RAM 的内容并且冻结振荡器，禁止所用其他芯片功能，直到
13、下一个硬件复位为止。 3 3 硬件部分设计硬件部分设计3.13.1 单片机系统单片机系统1该系统采用 AT89S51 单片机，AT89S51 具有以下标准功能：4k 字节 flash 闪速存储器，128 字节内部 RAM，32 个 I/O 口线，两个 16 位定时/计数器，一个 5 向量两集中断结构，一个全双工串行通信接口，片内振荡器及时钟电路。 （见图 2）2 AT89S51 单片机内部结构具有片内振荡器，运算器，控制器，存储器扩展控制器，串行口，并行口，EPROM/ROM,RAM 等图 3 AT89S51 内部结构原理图3.23.2 电路原理图电路原理图I/O存储器EPROM/RO M定时
14、/计数器运算器控制器中断CPU片内振荡器RAM/SFP并行口存储器扩展控 制器串行口XTALAT89S51 内部结构原理图图 4 电路原理图3.33.3 仿真电路图仿真电路图图 5 仿真电路图（1）音频功率放大器图 6 音频功率放大器（2）扬声器图 7 扬声器4 4 软件部分设计软件部分设计4.14.1 程序设计方法程序设计方法1我们用单片机实定时/计数器 T0 来产生 700HZ 和 500HZ 的频率，根据定时/计数器 T0，我们取定时 250us，因此，700HZ 的频率要经过 3 次 250us 的定时，而 500HZ 的频率要经过 4 次 250us 的定时。信号产生的方法：500Hz 信号周期为 2ms
