第四章内嵌式逻辑分析仪的使用

《第四章内嵌式逻辑分析仪的使用》由会员分享，可在线阅读，更多相关《第四章内嵌式逻辑分析仪的使用（44页珍藏版）》请在金锄头文库上搜索。

1、FPGA平台下有关测试与测量技术简介： 在FPGA平台下测试与测量技术 市场状况与覆盖范围 硬件测试种类 T 具有JTAG接口的芯片, 内置一些预先定义好的功能模式 , 通 过边界扫描通道来使芯片处于某个特定的功能模式, 以提高系 统控制的灵活性和方便系统设计。4. T 另一个是正常数据通道,正常数据输入NDI ( normal data input ) 、正常数据输出NDO(normal data output) 。如图所示。4. T&M方法（2） . 基于JTAG的内部逻辑测试CPLD/FPGA设计中，在可编程逻辑器件芯片中嵌入某 种功能模块，与EDA工具软件相配合提供一种嵌入式的 逻辑分

2、析仪，帮助测试工程师发现系统设计内部的逻辑 问题。 Altera的 SignalTap IIXilinx的ChipScope Pro4. T&M方法（3） . 混合测试技术一些FPGA厂商已开始与传统逻辑分析仪厂商联合开 发组合技术(见图3 )。例如Agilent 和 Xilinx 最近联合为 Xilinx的ChipScope开发2M状态深存储器。这一解决方 案把内部逻辑分析内核用于触发。在满足内核的触发条 件时，内核把信号信息从经路由的结点传送到内核，再 送到引脚。引脚通过mictor连接器接到一个小的外部跟 踪核。该解决方案融入了TDM复用，以减少调试专用引 脚数。根据内部电路的速度，复用

3、压缩可能是1:1，2:1 或4:1。由于迹线未在内部保存，因此IP内核要小于带迹 线存储器的逻辑分析IP。图3: 混合内部和传统逻辑分 析的第一个例子是Agilent 和 Xilinx联合为ChipScope Pro开 发的深存储器，通过TDM复 用能把引脚数减到最少。五、 嵌入式逻辑分析仪 三项主要优点：三项主要优点： 1. 它们的使用不增加引脚。可通过FPGA 上已有的专门 JTAG引脚访问，即使没有其它可用引脚，这种调试方 法也能得到内部可视能力。 2. 简单的探测。探测包括把结点路由到内部逻辑分析仪 的输入，不需要担心为得到有效信息，应如何连接到 电路板上，也不存在信号完整性问题。 3

4、. 内核是便宜的。FPGA厂商把他们的业务模型建立于用 芯片所获取价值的基础上， 注：内核包含触发电路，以及用于设置测量和内部RAM， 以保存数据的资源。4. 内嵌式逻辑分析仪的使用 三项主要缺点： 1内核的尺寸限制了FPGA中逻辑资源的利用。此外由于波形数据占用FPGA内部存储器，使信号采样的数据量有限。 2. 设计工程师必须放弃把内部存储器用于调试，存 储器的利用取决于系统的设计。 3. 内部逻辑分析仪只工作于状态模式。它们捕获的 数据与规定的时钟同步，而不能提供信号定时关系。五、 嵌入式逻辑分析仪 数据捕获分为两类：异步捕获获取信号的时间信息。在这个模 式中，逻辑分析仪内部时钟用于数据取

5、样，取 样速度越快，测量分辨率越高。在目标设备与 分析仪捕获的数据之间, 没有固定的时间关系。当SUT信号间的时间关系成为主要考虑 因素时，通常使用这种捕获模式。五、 嵌入式逻辑分析仪注： SUT为待测系统 同步捕获用于获取SUT“状态”。一个源自 SUT的信号确定了取样点（何时、间隔多久一 次）。用于为捕获确定时间的信号可以是系统 时钟、总线控制信号或一个引发SUT改变状态 的信号。数据在活动边缘取样，代表逻辑信号 稳定时SUT所处的状态。当且仅当所选信号有 效时，逻辑分析仪才能够完成取样操作。此 时，不考虑两个时钟事件之间所发生的操作。五、 嵌入式逻辑分析仪六、 SignalTap II的

6、主要功能SignalTap II 逻辑分析仪是第二代系统级调试工具，能 够获取、显示可编程片上系统（SOPC）的实时信号，帮助工程 师在其系统设计中观察硬件和软件的交互作用。下图是SignalTap II嵌入式逻辑分析仪的组成。SignalTap II嵌入式逻辑分析仪不需要对用户设计文件进行任何的外部探 测或者修改，就可以得到内部节点或者I/O引脚的状态。1. 每个器件上可由多个逻辑分析仪； 2. 单个JTAG链上多个器件的逻辑分析仪； 3. 每个分析仪具有10个基本或高级触发级别； 4. 灵活的缓冲获得模式捕获周期事件； 5. 分段缓冲获得模式； 6. 每个器件上最多1,024个通道； 7.

7、 每个通道上最大128K采样； 8. 时钟支持超过200MHz； 9. 无需重新编译，即可增加节点，更改信号选择或改变触发 条件； 10.助记和基数表； 11.多总线显示格式； 12.多文件格式输出数据。 六、 SignalTap II 主要功能 每个器件上的多个逻辑分析仪 -SignalTap II逻辑分析仪在每个器件中支持逻辑分析仪IP函 数的多个实例。此特性实现了器件中每个时钟域上单独且 唯一的嵌入式逻辑分析仪功能。 -实例管理器对话框识别出设计中等待测试的所有验证过 的逻辑分析仪，他们可以用来捕获并存储数据。该对话 框还可以对用来生成每个分析仪的资源进行估算。六、 SignalTap

8、II 主要功能（1）六、 SignalTap II 主要功能（2）每个分析仪具有10个基本或高级触发级别 基本触发功能 使用基本触发条件，可以对给定的信号或者总线指定数 值，而不必关心其上升沿、下降沿，电平的高低或任何 一个边沿条件。 高级触发功能 设计人员使用高级触发功能提供的图形界面，可以轻松 的生成用户定义的触发逻辑，对总线状态和单个信号进 行比较；此功能实现了更高的精度以及问题解决能力。六、 SignalTap II 主要功能（3）灵活的缓冲获得模式SignalTap II逻辑分析仪对环形缓冲模式支持4个触发位 置；这样，当触发条件满足后，用户可以更多的控制应该捕获并显示什么样的数据。

9、 4个触发位置为： 前“前”触发位置向软件表明，在达到触发条 件前， 保存所发生采样的12，达到触发条件后， 再保存采样的88。 中“中”触发位置向软件表明，在达到触发条 件前， 保存所发生采样的50，达到触发条件后， 再保存采样的50。 后 “后”触发位置向软件表明，在达到触发条 件前，保存所发生采样的88，达到触发条件后，再 保存采样的12。 连续“连续”触发位置向软件表明，以环形缓 冲的方式进行连续采样保存，直到用户中断为止。六、 SignalTap II 主要功能（4） 分段缓冲获得模式捕获周期事件 用户使用此模式，可以将缓冲获得存储器进行分 段处理, 这样就可以多次捕获同一个事件,

10、而不浪 费储存器资源。此功能特别适用于捕获周期事件 。六. SignalTap II 主要功能（5） 每个器件上最多1,024个通道 一个专用设计中所能够支持的通道数量，很大程度 上取决于可以使用的器件资源（如逻辑单元（LE） 和RAM）。SignalTap II逻辑分析仪可以管理来自每 个器件上一个或多个逻辑分析仪宏函数的1,024个通 道。 每个通道上最大128K采样 可以储存在Altera器件嵌入式储存器中的采样数量 取决于器件中的剩余存储器资源，这些资源在设计 测试中没有使用。SignalTap II逻辑分析仪可以单 独支持每通道128K采样。 时钟支持超过200MHz 许多含有FPG

11、A的复杂数字系统具有速率超过 200MHz的时钟。如果要支持超过200MHz的时钟 频率，设计人员可以以系统速率对数据进行采样。六、 SignalTap II 主要功能（6） 助记和基数表 当需要处理许多信号时，所捕获的信号易读、易懂是 非常重要的。SignalTap II软件同时具有助记功能（名称 同比特图样相联系）和可选择基数表功能（二进制、八进 制、十六进制、无符号、符号以及二元补码等）。助记功 能可以同数据波形视图中的一组信号相关联。助记表可以 根据信号组中比特的数量进行定义。如果相同比特长度定 义了多个助记表，用户可以指定特定的信号组应采用哪个 表。用户可以从一个SignalTap

12、II文件输入助记表到另一 个文件中。 多总线显示格式 另一个使所捕获的数据更加易懂的方式是以用户指定的格 式识别和显示总线。 SignalTap II嵌入式逻辑分析仪能够 以等价的十六进制，无符号十进制，二元补码形式的符号 十进制，符号大小表示法表示的符号十进制、八进制、二 进制、8比特ASCII等格式来显示总线。用户还可以选择条 形图或者线性图表示总线时间关系。六、 SignalTap II 主要功能（7） 多文件格式输出数据 SignalTap II嵌入式逻辑分析仪可以采用矢量波形 (.vwf)、矢量表(.tbl)、矢量文件 (.vec)、逗号 分割数据 (.csv)和Verilog数值更

13、改转存(.vcd) 文件格式输出所捕获的数据。这些文件格式可以 被第三方验证工具读入，显示和分析SignalTap II嵌入式逻辑分析仪所捕获的数据。六、 SignalTap II 主要功能（8）七、 使用SignalTap II的一般流程 1、新建STP文件； 2、配置文件中相关的测试参数； 3、将STP文件同原有的设计下载到FPGA中； 4、在SignalTap II窗口下查看逻辑分析仪捕获结果 。 5、捕获结果的显示、分析等等。SignalTap II可将数据通过多余的I/O引脚输出 ，以供外设的逻辑分析器使用；或输出为csv、tbl 、vcd、vwf文件格式以供第三方仿真工具使用。设置

14、采样时钟设置采样时钟：采样时钟决定了显示信号波形的分辨率 ，它的频率要大于被测信号的最高频率，否则无法正确反映被 测信号波形的变化。SignalTap II在时钟上升沿将被测信号存 储到缓存。 设置被测信号：设置被测信号：可以使用Node Finder 中的 SignalTap II 滤波器查找所有预综合和布局布线后的SignalTap II 节点，添 加要观察的信号。逻辑分析器不可测试的信号包括：逻辑单元 的进位信号、PLL的时钟输出、JTAG引脚信号、LVDS（低压差 分）信号。 配置采样深度、确定配置采样深度、确定RAMRAM的大小：的大小： SignalTap II所能显示 的被测信号

15、波形的时间长度为Tx，计算公式如下：Tx=N*Ts ( N为缓存中存储的采样点数，Ts为采样时钟的周期)八、 测试参数的配置 （1） 设置缓冲获得模式设置缓冲获得模式: :( ( buffer acquisition mode) 包括循环采样存储、连续存储两种模式。循 环采样存储也就是分段存储，将整个缓存分成多个 片段(segment)，每当触发条件满足时就捕获一段 数据。该功能可以去掉无关的数据，使采样缓存的 使用更加灵活。触发级别触发级别: :SignalTap II支持多触发级的触 发方式，最多可支持10级触发。触发条件触发条件: :可以设定复杂的触发条件用来捕 获相应的数据，以协助调试

16、设计。当触发条件满足 时，在SignalTap II时钟的上升沿采样被测信号。八、 测试参数的配置（2）九、SignalTap II使用实例：CIDE_C5 实验 并行高速AD和高速DAC 九、SignalTap II使用实例一般设计步骤：完成工程设计管脚定义编译检查Signal Tap 设置综合编译下载工程运行Signal Tap 九、SignalTap II使用实例 (一)、完成工程设计九、SignalTap II使用实例(二)、管脚定义注：没有定义管脚的信号，在Signal Tap中是不能被观 测的。九、SignalTap II使用实例 (三)、编译检查九、SignalTap II使用实