微机原理与接口技术第02章(XP)

《微机原理与接口技术第02章(XP)》由会员分享，可在线阅读，更多相关《微机原理与接口技术第02章(XP)（30页珍藏版）》请在金锄头文库上搜索。

1、第2章第2章：微处理器指令系统-教学重点教学重点 IA-32的概要历史 IA-32的功能结构 80X86的实地址方式第2章：2.1 IA-32的概要历史 什么是IA-32？ u所谓IA，指的是Intel Architecture，即 Intel 体系结构。 uIA-32主要指的是从80386开始的32位CPU ，但同时也包括了之前的8086/8088、80286等 16位的CPU； u目前，Intel正在推出它的64位的IA-64结构 的CPU，微机也正在向64位发展； 从8086到Pentium处理器:u在计算机领域, 遵守“产品过时, 技术不过时”Intel 808680286803868

2、0486Pentium.叠 加 功 能2.1.1 Intel 8086和80286 8086/8088可以说是现代微处理器的“开山 鼻祖”，今天的P4以及今后的IA-64，其基 本架构都来自于它，并仍在延续着它的传 奇。 8086发布于1978年，初始频率8MHz，有 着16位的数据总线及20位的寻址能力。 8088除外部数据总线是8位的之外，其它与 8086基本完全相同（内部指令队列为4个字 节）。2.1.1 Intel 8086和80286 80286于82年推出，24位AB，16位DB， 时钟820MHz，集成度13.5万，为满足多 任务系统的需要而设计，采用了两种新的 内存管理技术（虚

3、拟内存和保护模式）以 使用和管理更多资源。 与8086的显著的区别: u地址线和数据线不再分时复用, 简化了硬件 设计; u引入存储管理中的虚存管理机制。通过“虚 地址”和“保护”两重功能对存储器管理提供了支 持, 加强了对多用户/多任务运行的管理能力。第2章：2.1 80386 80386 u划时代的产品，从它至今，Intel 体系的 CPU基本上没有质的改变。 u85年推出，32位内外DB，32位AB， 1650MHz，27.5万集成度，132脚4列直插， 直接寻址能力4GB，并可管理64TB的虚存（通 过虚地址方式）。 u存储器管理：在286基础上增加了虚拟 8086方式，使其能更好地执

4、行多任务处理。 u 结构特点：包括EU、BIU、指令预取部件 、指令译码部件IU、存储器管理部件等六部分 组成第2章：2.1 80486 80486 u89年推出，标准32位机，时钟40100MHz ，168脚PGA封装，120万集成度。 u从结构组成上看，486相当于以386为核心 ，增加了高速缓存和相当于片外80387的片内浮 点协处理器，以及增加了面向多处理机的机构。 但从程序设计角度来看，其体系结构几乎没变。 u 结构特点：在386的6个功能部件基础上， 增加了Cache和FPU两部分，其中多个部分都可 以独立并行工作，构成流水线。 第2章：2.1 Pentium Pentium u9

5、3年推出，时钟60200MHz，内部DB 32位，外部 DB 64位，AB 32位，296引脚，是Intel为迎接Windows 95和多媒体时代而全新设计的。 u结构特点： 超标量流水线：内部包括两条超标量流水线：内部包括两条5 5级指令流水线，各有独立级指令流水线，各有独立 的的ALUALU、地址生成逻辑和、地址生成逻辑和CacheCache接口，其中接口，其中U U线负责所有整数和浮线负责所有整数和浮 点数指令，点数指令，V V线则负责简单的整数指令，这样在最佳状态下，线则负责简单的整数指令，这样在最佳状态下，P5P5可可 在一个时钟周期内执行二条指令。在一个时钟周期内执行二条指令。 双

6、重分离式双重分离式CacheCache：拥有独立的：拥有独立的8KB8KB指令指令CahceCahce和数据和数据 CacheCache，其中数据，其中数据CacheCache有两个端口，分别用于有两个端口，分别用于U U线和线和V V线。线。 6464位外部数据总线：配合位外部数据总线：配合PCIPCI局部总线，局部总线，6464位外部位外部DBDB可大可大 幅度提高数据传输速度，有效解决阻塞问题。幅度提高数据传输速度，有效解决阻塞问题。 分支指令预测：执行的一些指令，最大限度地提高指令的分支指令预测：执行的一些指令，最大限度地提高指令的 并行性。并行性。 第2章：2.1 Pentium P

7、ro Pentium Pro u95年推出，用于服务器，为第六代X86，称为 P6或高能奔腾。 u结构特点： 三路超标量体系：三路超标量体系：1212级流水线；而级流水线；而P5P5是是2 2路路5 5级级 。 AB 36AB 36位位 数据流分析技术：指令译码产生的微动作在执数据流分析技术：指令译码产生的微动作在执 行以前经过整理，然后才能动态地执行。这些微动作并行以前经过整理，然后才能动态地执行。这些微动作并 非按指令在程序中的顺序执行，而是乱序（错序）执行非按指令在程序中的顺序执行，而是乱序（错序）执行 ，其目的为提高执行的并行性。，其目的为提高执行的并行性。 增强的分支预测：采用多项转

8、移预测措施，使增强的分支预测：采用多项转移预测措施，使 CPUCPU可以跟踪多个转移指令，并对转移的结果进行预测可以跟踪多个转移指令，并对转移的结果进行预测 ，同时超越这些转移，以推测将要执行的一些指令，最，同时超越这些转移，以推测将要执行的一些指令，最 大限度地提高指令的并行性。大限度地提高指令的并行性。 第2章： P P u与Pentium Pro同属P6系列,在后者的基础上增加了 MM能，采用0.35um/0.25um工艺，750万集度。 u结构特点： 将MMX技术加至P6中并采用新的包装； 使用单边接触盒式封装SEC：即Slot 1。 双16KB的一级Cache uCeleron：In

9、tel为抵制K6占领低端市场而推出的低价 CPU，最初只是简单地将P中的二级Cache去掉。因此 性能较低。 u XEON：98年6月开始推出，用于服务器，拥有 512KB2MB的二级Cache，且与CPU同频。第2章：2.1 P P u在PII基础上增加了70条SSE（Streaming SIMD Extension）指令，让CPU可对多个数 据同时进行浮点运算（4个32位浮点数）； u片内有128位序列号，以标识每一部电脑 ，以用于电子商务的安全认证。 什么是SIMD？u即单指令多数据，也就是一条指令同时处 理多个数据，主要用于处理多媒体数据。第2章：2.1 P4 P4 uP4是最新的IA

10、-32结构的微处理器，主要 有以下特性： u第一个基于NetBurst微结构的CPU，该结 构允许CPU运行在更高的时钟速度上；（ 400MHz的前端总线） u支持超线程技术； 注意：超线程不同于超标量。注意：超线程不同于超标量。 超标量是指超标量是指CPUCPU内部有两条以上的流水线，内部有两条以上的流水线， 这样，这样，CPUCPU在一个指令周期内可以执行一条以上的在一个指令周期内可以执行一条以上的 指令；指令； 超线程则是指超线程则是指CPUCPU内部可以同时运行两个线内部可以同时运行两个线 程程； u支持SSE2第2章: 2.2 IA-32的功能结构 - 8086 8086的内部结构从

11、功能上分成两个单元 1. 总线接口单元BIU u管理8088与系统总线的接口 u负责CPU对存储器和外设进行访问 2. 执行单元EU u负责指令的译码、执行和数据的运算 两个单元相互独立，分别完成各自操作， 还可以并行执行，实现指令预取（指令读取 和执行的流水线操作）图示图示第2章: 2.2.2 IA-32的功能结构 - 80386 80386的内部结构从功能上分成六个能并行 操作的部件组成： uEU uBIU u指令预取部件 u指令译码部件IU u存储器管理部件（MMU）分段部件分段部件 分页部件分页部件 u控制部件图示第2章: 2.2.3 IA-32的功能结构 - 80486 相对于386

12、，486主要是增加了8K的Cache及将FPU集成到CPU中第2章：2. 3 IA-32的执行环境 什么是执行环境？ u简单地说，就是指微处理器在执行指令以 及存储和操作数据时用到的环境； u它包括内存、通用数据寄存器、段寄存器 、标志寄存器和指令指针寄存器等。第2章：2. 3 IA-32的操作模式 IA-32微处理器支持三种操作模式（80286以 上）： u实地址模式：实现8086处理器编程环境的工 作模式。系统上电后总是处于实地址模式； u保护模式：始于80286。是现代Intel处理器 的基本运行模式。在这种模式中，所有的指令和 特性都是可用的，具有最高的功能和性能； u系统管理模式（S

13、SM）：实现操作系统某些 特定的功能（如进入睡眠模式）或者系统安全；第2章：2. 3.2 IA-32的基本执行环境概要 地址空间: 基本程序执行寄存器： u8个通用寄存器、六个段寄存器（多了FS和GS）、标志寄存 器（EFLAGS）和指令指针寄存器（EIP） 80X87 FPU寄存器： MMX寄存器： XMM寄存器： 堆栈： 其它寄存器 u控制寄存器(CR0CR4):用于确定处理器的操作模式和当前执 行程序的特征 u存储管理寄存器:GDTR（全局描述子表寄存器）、IDTR、任 务寄存器和LDTR，用于保护模式下的存储器管理 u调试寄存器(DR0DR7):允许系统程序员监视处理器的调试操 作 u

14、存储类型范围寄存器:用于赋存储器类型到存储分区图示第2章：2. 3.3 存储器组织 实地址方式： u8086有20条地址线，其寻址能力为1MB（220）。 因此，当访问一个存储器地址时，应为20位的，但是 8086内部的寄存器均为16位，即对8086而言，各种寻址 方式其寻找的操作数的范围最多只能有216即64KB，那 么如何形成20位并访问8086的1MB地址？ u解决方法：采用将1MB存储器以64KB为单位划分 为若干的段。在寻址一个物理单元时，必须由一个基地 址再加上一个段地址共同形成20位的地址。 u表示方法：1234：0010 前面表示段地址段地址，后面表示段内偏移地址偏移地址。在开

15、 成20位地址时，先将段地址左移4位，再加上偏移地址， 即得到了20位的实际物理地址。 u问题：是否存在地址空间的重叠？或者说，多个地 址表示一个地址空间？图示第2章：2. 3.3 存储器组织 虚地址保护方式：该模式主要针对在多任务机制中 的存储管理。有两个方面的含义: u虚地址: 程序设计者可以寻址一个比实际物理地址空 间(16M)大得多的虚存空间(1000M)。 u保护： 保护什么保护什么? ? 对存储空间的对存储空间的( (数据和程序的数据和程序的) )保护保护 为什么需要保护？为什么需要保护？ 多任务机制的引入多任务机制的引入 保护的具体措施：保护的具体措施： 地址空间上的保护：避免多

16、任务机制下地址空间上的保护：避免多任务机制下 的越界访问的越界访问 特权级的保护：比如防止应用软件修改特权级的保护：比如防止应用软件修改 系统软件或数据系统软件或数据 访问权限的保护：如可读或可读访问权限的保护：如可读或可读/ /写、可写、可 执行或可读执行或可读/ /可执行等可执行等保护模式下的寻址过程 为实现“虚地址”和“保护”两大功能, 系统必 须提供一种“机制”或“平台”或一个“中间环 节”来实施并完成上述两大功能。 实地址模式下的寻址过程:段基地址段基地址 0000偏移量+20位物理地址内存单元保护模式下的寻址过程 为实施“虚地址保护”所希望的寻址过程:应用设计 者给出的 虚地址 实施保护 实施虚地址到实地址的转换物理地址内存单元“虚地址保护”实施的中间平台 “中