《第一章结构与原理0》由会员分享，可在线阅读，更多相关《第一章结构与原理0（100页珍藏版）》请在金锄头文库上搜索。
1、TMS320C54x DSP的结构原理DSP实验室北方交通大学电子学院2005年第一章1本章学习目的：了解定点DSPTMS320C54x的结构特点和组成原理主要内容 C54x结构特点 总线结构 CPU 存储器和寻址方式 片上外围电路和外部总线第一章2一、 TMS320C54x 数字信号处理器 的结构和特点第一章3C54x 结构GP I/OD(15-0)A(19-0)Program/Data BusesTimer Program/Data RAMCh 0Ch 1Ch 2Ch 3Ch 4Ch 5DMATimer Program/Data ROMPeripheral BusRND, SAT17 x
2、17 MPY40-Bit AdderMACShifter40-Bit Barrel (-16, 31)EXP Encoder40-Bit ALUCMPS Operator (VITERBI)ALUAccumulators40-Bit ACC A40-Bit ACC B8 Auxiliary Registers2 Addressing UnitsAddressing UnitHost Port Interface (HPI) Multichannel Buffered Serial Port (McBSP)JTAG Test/ Emulation ControlMultichannel Buff
3、ered Serial Port (McBSP)PLL Clock Generator S/W Waitstate GeneratorPower Management第一章41. C54xDSP主要特性CPU先进的多总线结构(1条程序总线、3条数据总线和4条 地址总线);40位算术逻辑运算单元(ALU)，包括1个40位桶形移位 寄存器和2个独立的40位累加器A、B;17位*17位并行乘法器，与40位专用加法器相连用于非 流水线式单周期乘法/累加(MAC)运算; 比较、选择、存储单元(CSSU)，用于加法/比较选择;指数编码器，可以在单个周期内计算40位累加器中数 值的指数;双地址生成器，包括8
4、个辅助寄存器AR0AR7和2个辅助 寄存器算术运算单元(ARAU).第一章52. C54xDSP主要特性存储器C54x 至少有192K字可寻址存储空间(64K字程序存储器64K字数据存储器以及64K字I/O空间) C5402中程序存储空间可扩展至1M字片内ROM，可配置为程序/数据存储器片内RAM：分为双寻址RAM（DARAM）和单寻址SARAMDARAM分块，可以存放数据，也可以存放程序第一章63. C54xDSP主要特性指令系统单指令重复和块指令重复操作 块存储器传送指令 32位长操作数指令 同时读入2或3个操作数的指令 能并行存储和并行加载的算术指令 条件存储指令 从中断快速返回第一章7
5、4. C54xDSP主要特性片上外围电路软件可编程等待状态发生器 可编程分区转换逻辑电路 带有内部振荡器或用外部时钟源的片上锁相环(PLL)时钟发生 器 全双工串行口，在5402 DSP上有两个MCBSP 16位可编程定时器，在5402 DSP上有两个定时器 8位并行主机接口(HPI)(只在部分DSP上有) 外部总线关断控制逻辑，以断开外部的数据总线、地址总线和 控制信号 数据总线具有总线保持器特性第一章85. C54xDSP主要特性电源可用IDLE1、IDLE2和IDLE3指令控制功耗，以 工作在省电方式 CLKOUT输出信号可以关断 采用3.3V和1.8V工作电压以上电源特点均是为了一个目
6、的降低电源 功耗第一章96. C54xDSP主要特性片上仿真接口具有符合IEEE1149.1标准的片上仿真接口JTAG 接口第一章107. C54xDSP主要特性速度单周期定点指令的执行时间为 25/20/15/12.5/10ns (40/50/66/80/100MIPS)第一章11TI DSP命名规则第一章12TMS320C54x系列DSP的特性第一章13PGE封装第一章14BGA封装第一章15二、C54x DSP的组成及总线结构第一章16 1717x17 x17 乘法累加单元乘法累加单元 饱和和舍入硬件饱和和舍入硬件 2 2个个4040位的位的 ACCACC 1 1个个4040位的位的AL
7、UALU 1 1个个4040位的桶式移位位的桶式移位 寄存器寄存器 暂存器暂存器 指数编码器指数编码器 程序和地址发生单元程序和地址发生单元 比较选择存储单元比较选择存储单元 4 4 条内部总线条内部总线 功能强大的外部接口功能强大的外部接口1.C54x DSP 的组成框图第一章172. C54xDSP的总线结构地址总线（4条）：PAB、CAB、DAB、EAB: 传送执行指令所需的地址。程序总线PBPAB：从程序存储器取指令和取操作数。数据总线(3条)CB/CAB、DB/DAB、EB/EAB： 其中： C、D 数据总线：传送来自数据存储器中的操作数； E数据总线：将数据写入数据存储器。第一章1
8、8C54xDSP的总线结构优化核JTAG TEST/ EML CONTROLROMRAM电源管理程序 / 数据总线外设总线D(15-0)A(15-0)外设第一章19中央算术逻辑单元外部存储器MMU U X X内部存储器MMU U X X E E S SPALUSHIFTERBTMACAPCCNTLECDARs计数逻辑C54xDSP的总线结构第一章201616位位 0-wait0-wait ROMROME BusE BusC BusC BusD BusD BusP BusP Bus ExtlExtlMemMemI/FI/F1616位位 0-wait0-wait DARAMDARAMC54xDSP
9、的总线结构第一章21表: 各种读/写方法用到的总线第一章22三、 存储器C54存储空间（至少192K字）：至少64K字程序存储空间64K字数据存储空间64K字I/O空间C5402的程序存储空间可扩展到1M字第一章23表: TMS320C54x 片内程序和数据存储器第一章24表: TMS320C5402 片内程序和数据存储器片内存储器：不需要插入等待状态，成本低，功耗小。 片外存储器：存储空间大第一章251. 存储器的配置处理器工作方式状态寄存器（PMST）中的3个状态位与片内存储 器的关系： MP/MC位： 若MP/MC=0，则片内ROM安排到程序空间 若MP/MC=1, 则片内ROM不安排到
10、程序空间 OVLY位： 若OVLY=1， 则片内RAM安排到程序和数据空间 若OVLY=0， 则片内RAM只安排到数据存储空间 DROM位： 当DROM=1，则部分片内ROM安排到数据空间 当DROM=0，则片内ROM不安排到数据空间DROM如何用法与MP/MC的用法无关第一章265402存储器的配置第一章275402的扩展程序存储器第一章282. 程序存储器C5402的外部程序存储器可寻址1M字 片内ROM、DARAM都可以映象为程序存储器 当PAGEN（程序地址生成器）发出的地址处片上 内存储器地址范围地址以外时，CPU将自动对外 部寻址第一章29表： TMS320C5402 片内程序存储
11、器第一章30C54片内2K字ROM （F800hFFFF）中的内容(I公司定义 )自举加载程序，可从串行口、外部存储器、 I/O口、或者主机接口自举加载。 256字律压扩表。 256字A律压扩表。 256字正弦函数值查找表。 中断向量表。第一章31C54数据存储器容量64K字片内数据存储器：SRAM，DARAM通过软件，片内ROM可以映象为数据存储器空 间当CPU发出的地址落在片上存储器范围外部时 ，将自动地对外部存储器空间寻址3. 数据存储器第一章325402的数据存储器第一章33片内RAM前1K配置图MMR存储器映象CPU 寄存器：不需要插入 等待周期 MMR 存储器映象外围 电路寄存器：
12、至少需 要两个周期第一章34表：存储器映象CPU寄存器第一章354.I/O存储器I/O存储空间：64K字 I/O存储空间全部片外 访问I/O空间指令：PORTR，PORTW第一章365. 程序和数据的安全性C54xDSP有两级安全性选项ROM级和 ROM/ RAM级，以提高程序和数据的保密性。如果采用ROM级安全选项，则从片内RAM或 从外部程序存储器取指并执行时，不能读出片内 ROM中的内容(数据总线上呈现无效的数据 0FFFFh)。如果采用ROM/RAM级安全选项，则从片外 程序存储器取指并执行时，不能读出片内ROM和 片内RAM中的内容(数据总线上呈现无效的数据 0FFFFh)。第一章3
13、7四、中央处理单元40位算术逻辑运算单元(ALU) 2个40位累加器A和B 移位-16至30位的桶形移位寄存器 乘法器/累加器单元 比较、选择和存储单元(CSSU) 指数编码器 CPU状态和控制寄存器第一章38C54x中央处理单元到总线MACALU 17 X 17 MPY 40 BIT ADDER RND, SAT40 BIT ALU CMPS OPERATOR (VITERBI) EXP ENCODER 桶式移位寄存器累加器 40 BIT BARREL (- 16, 31)40 BIT ACC A 40 BIT ACC B寻址单元 8 辅助寄存器 2 寻址单元第一章391. 算术逻辑运算单元
14、(ALU)第一章40算术逻辑运算单元 (ALU)功能框图第一章41ALU 的输入X输入端（2个来源）： 移位寄存器输出 DB数据总线的操作数 Y输入端（4个来源）： 累加器A的数据 累加器B的数据 数据总线CB的数据存储器操作数 T寄存器中的数据第一章42ALU 的输出ALU的输出为40位； 送往目的地：累加器A或累加器B第一章43ALU运算中的几个问题符号位扩展（SXM1） 溢出处理（OVM1） 正向溢出：最大正数 00 7FFF FFFF 负向溢出：最大负数 FF 8000 0000 进位位：支持扩展精度运算 双16位操作数运算（C161）第一章442. 累加器A和B第一章45累加器A和B
15、保护位：防止计算过程中溢出 AG、AH、AL、BG、BH、BL都是MMR 累加器A和B的差别：A（31 -16）可作为乘法器输入39-3231-1615-0 累加器AAGAHAL 保护位高阶位低阶位39-3231-1615-0 累加器BBGBHBL 保护位高阶位低阶位第一章46保存累加器的内容设AFF 4321 1234STH A, 8, TEMP ;TEMP=2112h STH A, -8, TEMP ;TEMP=FF43h STL A, 8, TEMP ;TEMP=3400h STL A, -8, TEMP ;TEMP=2112h 第一章47累加器移位和循环移位指令SFTA(算术移位) S
16、FTL(逻辑移位) SFTC(条件移位) ROL(累加器循环左移) ROR(累加器循环右移) ROLTC(累加器带TC位循环左移)第一章48累加器特殊运算指令FIRS （对称FIR滤波） LMS （自适应滤波） SQDST（计算欧几里德距离）第一章493. 桶形移位器第一章50桶形移位器功能框图第一章51桶形移位器的输入/输出输入 DB（16位数）DB、CB（32位数）累加器A或B（40位数） 输出 ALU的一个输入端（40位数）EB（16位数）第一章52桶形移位器的移位控制指令中的移位数就是移位的位数。移位数都是用 2的补码表示，正值表示左移，负值表示右移。 移位数的来源：指令中的一个立即数(-16到15)；状态寄存器ST1的累加器移位方式(ASM)位(- 16到15)；或者T寄存器中最低6
