《第4章 可编程逻辑器件应用》由会员分享，可在线阅读，更多相关《第4章 可编程逻辑器件应用（46页珍藏版）》请在金锄头文库上搜索。
1、All rights reserved 第四章第四章 可编程逻辑器件应用可编程逻辑器件应用 大规模可编程器件技术大规模可编程器件技术 李振荣 2 可编程逻辑器件应用可编程逻辑器件应用 FPGA在各类系统中的应用 3 嵌入式系统概述 1 FPGA系统开发环境 2 3 嵌入式系统概述嵌入式系统概述 产生：产生：嵌入式系统从嵌入式系统从20世纪世纪90年代开始，满足分布式控制、数字化通年代开始，满足分布式控制、数字化通信、信息家电、网络应用等应用需求，应用领域十分广泛，如手机、信、信息家电、网络应用等应用需求，应用领域十分广泛，如手机、Pad、MP3播放器、数码相机、播放器、数码相机、VCD、机顶盒
2、、路由器、交换机等。、机顶盒、路由器、交换机等。 发展：发展：嵌入式系统在软、硬件技术方面迅速发展，表现在微处理器性嵌入式系统在软、硬件技术方面迅速发展，表现在微处理器性能的提高，嵌入式软件的规模指数型增长，嵌入式操作系统的功能不能的提高，嵌入式软件的规模指数型增长，嵌入式操作系统的功能不断丰富，嵌入式开发工具更加丰富。断丰富，嵌入式开发工具更加丰富。 定义：定义：嵌入式系统是以应用为中心，以计算机技术为基础，软、硬件嵌入式系统是以应用为中心，以计算机技术为基础，软、硬件可裁剪，适应应用系统对功能、可靠性、成本、体积和功耗等严格要可裁剪，适应应用系统对功能、可靠性、成本、体积和功耗等严格要求的
3、专用计算机系统。分为系统级、板级、片级。求的专用计算机系统。分为系统级、板级、片级。 组成：组成：嵌入式系统包括硬件和软件两部分。嵌入式处理器是嵌入式系嵌入式系统包括硬件和软件两部分。嵌入式处理器是嵌入式系统的核心，有硬核和软核之分。统的核心，有硬核和软核之分。 4 1 Gbps SelectIO ChipSync 源同步技术源同步技术, XCITE活动的端接活动的端接 智能智能RAM 新的新的BRAM/FIFO Xesium 时钟技术时钟技术 500 MHz 带带APU接口的接口的 PowerPC 405 450 MHz, 680 DMIPS 三模式以太网三模式以太网 MAC 10/100/
4、1000 Mbps RocketIO多吉比特多吉比特 接收、发送器接收、发送器 622 Mbps10.3 Gbps XtremeDSP 技术技术 Slices 256 18x18 GMACs 高级高级CLBs 200K逻辑单元逻辑单元 嵌入式系统概述嵌入式系统概述 Xilinx VirtexXilinx Virtex- -4 4结构结构 5 嵌入式系统概述嵌入式系统概述 SoC/SoPC/IPSoC/SoPC/IP 片上系统片上系统SOCSystem On Chip 片上系统（片上系统（SOC）是一个复杂的系统。它一般将一个完整产品的）是一个复杂的系统。它一般将一个完整产品的 各功能集成在一个
5、芯片上或芯片组上。各功能集成在一个芯片上或芯片组上。 可编程片上系统可编程片上系统SOPCSystem On Programmable Chip SOC是专用集成系统，设计周期长，设计成本高；而是专用集成系统，设计周期长，设计成本高；而SOPC是一是一 种通用器件，是基于种通用器件，是基于FPGA的可重构的可重构SOC，其设计周期短，设计成本，其设计周期短，设计成本 低。低。SOPC集成了硬核或软核集成了硬核或软核CPU、DSP、存储器、外围、存储器、外围I/O及可编程及可编程 逻辑，是更加灵活、高效的逻辑，是更加灵活、高效的SOC解决方案。解决方案。 集成电路集成电路IP Core（Inte
6、llectual Property） 经过预先设计、预先验证，符合产业界普遍认同的设计规范和设经过预先设计、预先验证，符合产业界普遍认同的设计规范和设 计标准，具有相对独立功能的电路模块或子系统，可以复用于计标准，具有相对独立功能的电路模块或子系统，可以复用于SOC、 SOPC或复杂或复杂ASIC设计中，具有知识含量更高，规模更大，可重用性设计中，具有知识含量更高，规模更大，可重用性 好，芯片面积小、运行速度快、功耗低、工艺容差大的设计。好，芯片面积小、运行速度快、功耗低、工艺容差大的设计。 6 嵌入式系统概述嵌入式系统概述 SoPCSoPC SOPC是指用可编程逻辑技术把整个系统放到一块硅片
7、上。它是一种是指用可编程逻辑技术把整个系统放到一块硅片上。它是一种 特殊的嵌入式系统。特殊的嵌入式系统。一方面，它是片上系统一方面，它是片上系统(SOC)，即由单个芯片完，即由单个芯片完 成整个系统的主要逻辑功能；成整个系统的主要逻辑功能；另一方面，它是可编程系统另一方面，它是可编程系统，具有灵活，具有灵活 的设计方式，可裁减、扩充、升级，并具备软硬件在系统可编程的功的设计方式，可裁减、扩充、升级，并具备软硬件在系统可编程的功 能。它将能。它将EDA、计算机设计、嵌入式系统、工业自动控制系统、计算机设计、嵌入式系统、工业自动控制系统、DSP 及数字通信系统等技术融为一体。及数字通信系统等技术融
8、为一体。 SOPC结合了结合了SOC和可编程逻辑器件各自的优点，具备以下特征和可编程逻辑器件各自的优点，具备以下特征: （1）至少包含一个嵌入式处理器内核）至少包含一个嵌入式处理器内核 （2）具有小容量片内高速）具有小容量片内高速RAM资源资源 （3）丰富的）丰富的IP Core资源可供选择资源可供选择 （4）足够的片上可编程逻辑资源）足够的片上可编程逻辑资源 （5）处理器调试接口和）处理器调试接口和FPGA编程接口编程接口 （6）包含部分可编程模拟电路）包含部分可编程模拟电路 （7）单芯片、低功耗、小封装）单芯片、低功耗、小封装 7 嵌入式系统概述嵌入式系统概述 系统结构系统结构 8 嵌入式
9、系统概述嵌入式系统概述 SoPCSoPC SOPC提高了电子系统性能价格比，开辟了许多新的应用领域；提高了电子系统性能价格比，开辟了许多新的应用领域； 具有基于具有基于EDA技术标准的设计语言与系统测试手段、规范的设计流程技术标准的设计语言与系统测试手段、规范的设计流程 与多层次的仿真功能以及高效率的软硬件开发与实现技术。与多层次的仿真功能以及高效率的软硬件开发与实现技术。 与与SOC相比，相比，SOPC具有具有开发软件成本低，硬件实现风险低，产品上开发软件成本低，硬件实现风险低，产品上 市效率高，系统可重构及硬件可升级，产品设计成本低等优势市效率高，系统可重构及硬件可升级，产品设计成本低等优
10、势。 SOPC时代时代 IP Core的不断丰富和完善奠定了的不断丰富和完善奠定了SOPC的的基础基础 先进的千万门级先进的千万门级FPGA开发工具是开发工具是SOPC的主要的主要平台平台 处理器处理器IP Core解决了解决了SOPC的最的最关键问题关键问题 基于基于FPGA的的SOPC发展方向发展方向 硬件工程师为主的硬件工程师为主的IP Core开发开发 软件工程师为主的软件工程师为主的RTOS及应用软件开发及应用软件开发 对软硬件相关标准和协议的深入理解和实现对软硬件相关标准和协议的深入理解和实现 9 嵌入式系统概述嵌入式系统概述 IP CoreIP Core IPIP资源复用：资源复
11、用：集成电路设计中，通过继承、共享或购买所需的部分或全部智集成电路设计中，通过继承、共享或购买所需的部分或全部智力产权内核力产权内核，进行设计、综合和验证，从而加速流片设计过程的设计方法，进行设计、综合和验证，从而加速流片设计过程的设计方法，是可编程逻辑器件设计工程师价值体现的主要途径。是可编程逻辑器件设计工程师价值体现的主要途径。 IP CoreIP Core表现形式：表现形式： HDLHDL语言语言 原理图原理图 网表网表 符合符合EDAEDA工具的特定格式工具的特定格式 IP CoreIP Core编码风格编码风格 指导性文档，关系到指导性文档，关系到IP CoreIP Core可读性、
12、易于集成性及其质量，一般包含几可读性、易于集成性及其质量，一般包含几方面约定：文件头和版本说明、联机注释、命名规则、可综合编码等。方面约定：文件头和版本说明、联机注释、命名规则、可综合编码等。 10 IP CoreIP Core的分类（的分类（SOPCSOPC基本要素）基本要素） 微处理器微处理器IP CoreIP Core：8/16/32/648/16/32/64位，如位，如MicroBlazeMicroBlaze、NoisNois、80518051 处理器外设处理器外设IP CoreIP Core：SDRAM SDRAM 控制器、控制器、LCD LCD 控制器、总线控制器等控制器、总线控制
13、器等 DSPDSP算法算法IP CoreIP Core：FIRFIR滤波器、滤波器、DESDES加密、音视频编码和解码等加密、音视频编码和解码等 通信控制器通信控制器IP CoreIP Core：MACMAC、GbitGbit收发器、收发器、CAMCAM、协议转换等协议转换等 IP CoreIP Core的类型（固核、硬核、软核）的类型（固核、硬核、软核） （http:/www.opencores.org） IPIP软核：软核：以以HDLHDL文本形式提交给用户，经过文本形式提交给用户，经过RTLRTL级设计优化和功能验证，但不含任级设计优化和功能验证，但不含任何具体的物理信息。用户可以综合出
14、正确的门电路级设计网表，并可以进行后续何具体的物理信息。用户可以综合出正确的门电路级设计网表，并可以进行后续的结构设计，具有很大灵活性，可以很容易地与其他外部逻辑电路合成一体，根的结构设计，具有很大灵活性，可以很容易地与其他外部逻辑电路合成一体，根据不同工艺，设计成不同性能的器件。据不同工艺，设计成不同性能的器件。 IPIP硬核：硬核：是基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已是基于半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已经过工艺验证，具有可靠的性能。提供给用户电路物理结构掩模版图和全套工艺经过工艺验证，具有可靠的性能。提供给用户电路物理结构掩模版图和全套工
15、艺文件，拿来就可使用。文件，拿来就可使用。 IPIP固核：固核：设计程度介于软核和硬核之间，除了完成软核所有的设计外，还完成了设计程度介于软核和硬核之间，除了完成软核所有的设计外，还完成了门级电路综合和时序仿真等设计环节。一般以门级电路网表的形式提供给用户。门级电路综合和时序仿真等设计环节。一般以门级电路网表的形式提供给用户。 嵌入式系统概述嵌入式系统概述 IP CoreIP Core 11 嵌入式系统概述嵌入式系统概述 设计流程设计流程 12 可编程逻辑器件应用可编程逻辑器件应用 FPGA在各类系统中的应用 3 嵌入式系统概述 1 FPGA系统开发环境 2 13 FPGAFPGA系统设计环境系统设计环境 14 FPGAFPGA系统设计环境系统设计环境 系统级系统级开发环境开发环境 15 FPGAFPGA系统设计环境系统设计环境
