《数字电路与逻辑设计6中规模常用时序逻辑电路(3个芯片的介绍》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计6中规模常用时序逻辑电路(3个芯片的介绍（60页珍藏版）》请在金锄头文库上搜索。
1、第七章 常用中规模时序逻辑电路71 计数器72 寄存器和移位寄存器73 脉冲序列信号发生器l 7490（异步二-五-十计数器）l 74194（四位双向移位寄存器）l 74161（可预置的四位二进制同步计数器）常用中规模同步时序器件：计数器和寄存器。第七章 常用中规模时序逻辑电路l1 计数器的概述 l1 计数器概念模的概念 l2 计数器分类l2 异步计数器l3 同步计数器7.1 计数器计数器用以统计输入脉冲CP个数的电路。计数器的分类：计数器加法计数器 减法计数器 可逆计数器(按计数功能 )异步计数器 同步计数器(按计数脉冲引入方式)二进制计数器 十进制计数器N 进制计数器(按计数制)一 计数器
2、概述计数器的“模” ：计数器累计输入脉冲的最大数目。也为电路 的有效状态数。如M6计数器，又称六进制计数器。二 异步计数器l1 异步二进制计数器(实验十三、十四)l 1异步二进制加计数器l 2异步二进制减计数器l *3异步二进制可逆计数器l2 中规模异步计数器l 1电路符号和引脚含义l 2逻辑功能l 3应用1、二进制异步计数器二进制异步加法计数器（4位） 工作原理： 4个JK触发器都接成T触发器。 每来一个CP的下降沿时，FF0向相反的状态翻转一次； 每当Q0由1变0，FF1向相反的状态翻转一次； 每当Q1由1变0，FF2向相反的状态翻转一次； 每当Q2由1变0，FF3向相反的状态翻转一次。作
3、出该电路的时序波形图和状态图。由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是 计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数 器也可作为分频器。（1） 异步二进制计数器l1异步二进制加计数器1 J0 Q0CP0 K0 Q0J1 Q1CP1 K1 Q1J2 Q2CP2 K2 Q2CP1 J0 Q0CP0 K0 Q0J1 Q1CP1 K1 Q1J2 Q2CP2 K2 Q2CP用D触发器如何实现？工作原理： 3个JK触发器都接成T触发器。2异步二进制减计数器*3异步二进制可逆计数器1 J0 Q0CP0 K0 Q0J1 Q1CP1 K1 Q1J2 Q2CP2 K2 Q2CP1 J0 Q
4、0CP0 K0 Q0J1 Q1CP1 K1 Q1J2 Q2CP2 K2 Q2CP用D触发器如何实现？（2） 中规模异步计数器l二五十进制异步计数器（7490） 1电路符号与引脚符号l14个引脚的集成芯片l6个输入端，4个输出端lQAQBQCQD为数据输出端lS91和S92 为直接置位端 lR01和R02为直接复位端lCPA和CPB分别为脉冲输入 端l电源VCC（5脚）l地GND（10脚）QA QB QC QDCPA 7490 CPBS91 S92 R01 R02(6) (7) (2) (3)(12) (9) (8) (11)(14)(1)l逻辑功能l直接复位l置9l计数输输入输输出 CPR01
5、R02S91S92QAQBQCQD 1100000 1100000 111001 00计计数 00 00 00R01*R02=0且S91*S92=02应用1）构成二进制和五进制计数器i)一位二进制计数器ii)一位五进制计数器M=2QA CPA QA QB QC QDCPA 7490 CPBQA QB QC QDCPA 7490 CPBM=5QBQCQD CPB(最高位) (最低位) 2）构成十进制计数器l8421码l5421码M=5 M=2QA QBQCQD 最低位 (LSB)最高位 (MSB)计数脉冲CPAM=5 M=2QBQCQD QA 最低位 (LSB)最高位 (MSB)计数脉冲 CPB
6、 CPAQA QB QC QDCPA 7490 CPBQA QB QC QDCPA 7490 CPB2）构成十进制计数器l8421码l5421码M=5 M=2QA QDQCQB 最低位 (LSB)最高位 (MSB)计数脉冲CPAQD QC QB QACPA 7490 CPBQD QC QB QACPA 7490 CPBM=5 M=2QDQCQB QA 最低位 (LSB)最高位 (MSB)计数脉冲 CPB CPA序号QDQCQBQA00000 10001 20010 30011 40100 5010160110 70111 81000 91001序号QAQDQCQB00 00010 001 20
7、 010 30 011 40 100 51 00061 001 71 010 81 011 91 1008421码模10计数器状态表5421码模10计数器状态表3）构成九进制计数器（采用反馈复位法）&QA QB QC QDCPA 7490CPBS91 S92 R01 R02&1 0 0 110 0 0 000000001011101100010010100111001 10000100状态图 ：QD QC QB QACPA 7490CPBS91 S92 R01 R02QA QB QC QDCPA 7490 CPBQA QB QC QDCPA 7490 CPB高位低位4）构成二十四进制计数器 5
8、）构成六十进制计数器 *6）构成100分频器、1000分频器构成100进制QA QB QC QDCPA 7490CPB （I）QA QB QC QDCPA 7490 CPB （II）高位低位S91 S92 R01 R02S91 S92 R01 R02&7490构成24进制常见中规模异步计数器： 1、十进制（BCD）异步计数器l 7490 74290 74390 74490l2、二进制异步计数器l 7493 74293 74393l3、可预置数的十进制计数器l 74176 74196l4、可预置数的二进制异步计数器l 74177 74197三、 同步计数器l1同步二进制加计数器2同步二进制减计数
9、器*3同步二进制可逆计数器1）同步计数器2 ）中规模同步计数器l1电路符号和引脚含义 2逻辑功能 3应用分别用J-K 触发器和D触发器设计一个三位二进制加计数器 。l推广到n位二进制计数器000001111110010101100011Q2Q1Q0Q2n+1Q1n+1Q0n+1000001001010010011011100100101101110110111111000Q1 Q0 Q2000111100001011101Q1 Q0 Q2000111100010110101Q1 Q0 Q20001111001001110011同步二进制加计数器l用JK触发器实现n位二进制 同步加计数器，驱动方
10、程 为：lJ0K01lJ1K1Q0lJ2K2Q1Q0lJ3K3Q2Q1Q0llJn1Kn1Qn-2Qn-3Q1Q0l用D触发器实现n位二进制同步 加计数器，驱动方程为：lD0Q0lD1Q1Q0lD2Q2(Q1Q0)lD3Q3(Q2Q1Q0)llDn1Qn-1（Qn-2Qn-3Q1Q0）（1）同步计数器（实验十四：3、4）1同步二进制加计数器l用JK触发器实现n位二进制 同步加计数器，驱动方程 为：lJ0K01lJ1K1Q0lJ2K2Q1Q0lJ3K3Q2Q1Q0llJn1Kn1Qn-2Qn-3Q1Q0lZQn-1Qn-2Q1Q0l用D触发器实现n位二进制同步 加计数器，驱动方程为：lD0Q0l
11、D1Q1Q0lD2Q2(Q1Q0)lD3Q3(Q2Q1Q0)llDn1Qn-1（Qn-2Qn-3Q1Q0）（1）同步计数器（实验十四：3、4）2同步二进制减计数器 l用JK触发器实现n位二进制同 步减计数器，驱动方程为：J0K01J1K1Q0J2K2Q1Q0J3K3Q2Q1Q0Jn1Kn1Qn-2Qn-3Q1Q0l*3同步二进制可逆计数器l用D触发器实现n位二进制 同步减计数器，驱动方程 为：D0Q0D1Q1Q0D2Q2(Q1Q0)D3Q3(Q2Q1Q0)Dn1Qn-1（Qn-2Qn-3Q1Q0）2同步二进制减计数器 l用JK触发器实现n位二进制同 步减计数器，驱动方程为：J0K01J1K1Q
12、0J2K2Q1Q0J3K3Q2Q1Q0Jn1Kn1Qn-2Qn-3Q1Q0lZ=Qn-1Qn-2Q1Q0l*3同步二进制可逆计数器l用D触发器实现n位二进制 同步减计数器，驱动方程 为：D0Q0D1Q1Q0D2Q2(Q1Q0)D3Q3(Q2Q1Q0)Dn1Qn-1（Qn-2Qn-3Q1Q0）（2） 中规模同步计数器 可预置的四位二进制同步计数器（74161） 1电路符号和引脚含义l16个引脚的集成芯片l9个输入端，5个输出 端lQAQBQCQD为数据输出端lCP为脉冲输入端lT和P为使能输入端l电源VCC（16脚）l地GND（8脚）lOC/RCO为溢出进位输出 端 lCr /Rd为异步清零端
13、lLD为同步预置端T QA QB QC QD P 74161 OCCPCr LD A B C D(1) (9) (3) (4) (5) (6)(14) (13) (12) (11)(10) (7)(2)(15)2逻辑功能l异步清零l同步预置l保持l计数l当同步计数器加到“1111”时，OC=TQAQBQCQD=1输输入输输出CPCrLDPTABCDQAQBQCQD0000010ABCDABCD110保持110保持1111计计数(a) 外引线排列图 (b) 逻辑符号74161型四位同步二进制计数器的功能表清0预预 置控制时时 钟钟预预置数据输输入输输出RdLdEPETC PA3A2A1A0Q3 Q2Q1 Q0 0000010d3d2d1d0d3d2d1d0110保持110保持1111计计数l74161工作原理波形图Cr 清除 Ld 置入 D0 D1 D2 D3Q0 Q1 Q2 Q3CP 时钟数 据 输 入P 允许T 允许输 出串行进位 输出 Occ异步 同步 13 14 15 0 1 2清除 预置 计数 禁止3应用l 1）构成十六进制计数器T QA QB QC QD P 74161 OCCPCr LD A B C D1 1 1 12）构成十进制计数器i)采用反馈复位法ii)
