数电ch2门电路与组合逻辑电路

《数电ch2门电路与组合逻辑电路》由会员分享，可在线阅读，更多相关《数电ch2门电路与组合逻辑电路（57页珍藏版）》请在金锄头文库上搜索。

1、第第2 2章章 逻辑门电路逻辑门电路 2.1 分立元件门电路2.2 集成逻辑门电路2.3 组合逻辑电路的分析方法2.4 组合逻辑电的设计方法5V2V0V0.8VVHVL概述 1、高电平、低电平低电平高电平3.4V0.2V2、逻辑赋值VH-1VL-0正逻辑体系VH-0VL-1负逻辑体系3、高低电平获取方法开 关+5V5VVH1+5V0VVL04、半导体器件的开关特性l理想开关开关打开时：漏电流为零开关闭合时：导通电压为零，导通电阻为零I=0U=0，R=0开关动作在瞬时完成机械开关电子开关1）二极管的开关特性+5V+Vi-D+Vo-R1、 二极管导通 ：Vi=0V时，D正向导通 ，Vo=0.7V，

2、相当于 开关闭合。2、 二极管截止：Vi=5V时，D反向截 止，Vo=5V，相当 于开关打开。4、半导体器件的开关特性2）三极管的开关特性1) 三极管截止Vi=0V时,T截止,IB=0，IC0， VCEVcc，Vo=5V,三极管CE间相当于断开的开关。+5VRc RbT+Vi-+Vo-IBIC2)三极管饱和导通Vi=ViH 时, IB =(Vi-0.7)/Rb,ICSVcc/Rc, IBS= ICS /，当IB IBS 时,三极管饱和导通VCE=VCES=0.2V，Vo=0.2V，三极管CE间相当于闭合的开关。3）MOS管的开关特性+VDDRD RGT+Vi-+Vo-IGID1） MOS管截止

3、Vi=0V时：VGSVGS(th)，MOS 管工作在截止区，ID=0，MOS管DS间相当于断开的开关 Vo=VDD2） MOS管导通Vi=VDD时：VGSVGS(th)， VGD VGS(th)，MOS管工作于可变 电阻区，RON1K，MOS管DS间相当于闭合的开关 Vo0V分立元件门电路VAVBVY0V0V0V3V3V0V3V3VA BY 000 010 100 1110.7V 0.7V0.7V3.7V一、二极管与门二、二极管或门VAVBVY0V0V0V3V3V0V3V3VABY0000111011110V 2.3V2.3V2.3V三、三极管非门ViVo0VVCCVCC0.2VAY01101

4、. 1. 体积大、工作不可靠。体积大、工作不可靠。2. 2. 需要不同电源。需要不同电源。3. 3. 各种门的输入、输出电平不匹配。各种门的输入、输出电平不匹配。分立元件门电路的缺点集成电路l1961年美国德克萨斯仪器公司率先制作了第一块 集成电路IC(Integrated Circuit)l集成电路具有体积小、可靠性高、速度快、而且 价格便宜的特点lTTL型电路：输入和输出端结构都采用了半导体 晶体管，称之为:Transistor Transistor Logic。2.2 集成逻辑门电路按集成度高低可分为:双极型,如TTL门电路中规模集成电路(MSI):几百个大规模集成电路(LSI):几千个

5、超大规模集成电路(VLSI):一万个以上按导电类型可分为:小规模集成电路(SSI): 100个以下MOS型 ,如CMOS门电路2.2.1 TTL2.2.1 TTL逻辑门电路逻辑门电路 TTLTTL（晶体管（晶体管晶体管逻辑）门电路只制成单片集成电路晶体管逻辑）门电路只制成单片集成电路 。输入级由多发射极晶体管构成，输出级由推挽电路（功率输。输入级由多发射极晶体管构成，输出级由推挽电路（功率输 出电路）构成。普通出电路）构成。普通TTLTTL与非门如下图所示。与非门如下图所示。逻辑关系：逻辑关系：一、一、 TTLTTL与非门与非门1. 1. 电路结构电路结构+5VYR4R2R1 4kT2R3T4

6、T1T5b1c11k1.6 k130AD2D3D1B图形符号：图形符号：输出级输入级倒相级输入级倒相级 输出级0.3V3.4V1 1、当输入、当输入A A为低电平为低电平V VILIL=0.3V=0.3V时，时，T T1 1导通，导通后导通，导通后V Vb1b1=1.0V=1.0V，因此因此T T2 2截止截止 ，V Vc2c2为高为高电平，电平，V Ve2e2为低电平，从而为低电平，从而T T4 4导通，导通，T T5 5截止，输出为高电平截止，输出为高电平V VOHOH= =5 5 VVD3D3-V-VBE4BE4 -V-VR2R2 3.6V3.6V。RL+5VYR4R2R1 4kT2R3

7、T4T1T5b1c11k1.6 k130AD2D3D1B2 TTL2 TTL与非门电路的工作原理与非门电路的工作原理接入负载后，由于T5的截止，有电流从Vcc经R4流向每个负载门，这 种电流称为拉电流。输入级倒相级 输入级0.2V3.4V2 2、当输入、当输入A A和和B B全为全为1 1（高电平（高电平V VIHIH=3.6V=3.6V时），不考虑时），不考虑T T2 2的存在，则的存在，则 Vb1=4.3V,Vb1=4.3V,则则 T2T2 .T T5 5导通，使导通，使T1T1的的V Vb1b1= 2.1V= 2.1V，因而致使，因而致使T1T1截止，而截止，而T2T2通过电通过电 源、

8、源、R1R1和和T1T1的集电结获得足够大的基极电流而达到饱和。的集电结获得足够大的基极电流而达到饱和。T2T2发射极电阻上压发射极电阻上压 降使降使T5T5饱和，所以输出电位饱和，所以输出电位VyVy=0.3V,=0.3V,即输出即输出0 0电平。电平。+5VYR4R2R1 4kT2R3T4T1T5b1c11k1.6 k130AD2D3D1BT4和D3截止，接入负载后，T5的集电极电流全部由外接负载门灌入，这 种电流称为灌电流。 标准标准TTLTTL与非门与非门图形符号逻辑关系：逻辑关系：在工程实践中，有时需要将几个门的输出端并联使用，以实现 与逻辑，称为线与。 普通的TTL门电路不能进行线

9、与。1集电极开路门（ OC门）二、其他类型的TTL门OC门主要有以下几方面的应用：（2）实现电平转换 如图示，可使输出高电平变为10V。（3）用做驱动器。 如图是用来驱动发光二极管的电路。（1）实现线与逻辑功能（1）三态输出门的结构及工作原理2三态输出门当EN=1时，G输出为0，T4、T3都截止。这时从输出端L看 进去，呈现高阻，称为高阻态，或禁止态。当EN=0时，G输出为1，D1截止，相当于一个正常的二 输入端与非门，称为正常工作状态。使能端低电平有效使能端高电平有效三态门在计算机总线结构中有着广泛的应用。（b）组成双向总线，实现 信号的分时双向传送。（2）三态门的应用（a）组成单向总线，实

10、现 信号的分时单向传送.1）电压传输特性1AY0V5V3.02.01.00.51.01.5VI/VVO/V0ACD EB当输入VIVI0.7V时，T5截止T4导通，但T2导通 放大，输出VO线性下降当输入为1.4V左右时，T5、T2导通，但T4截止，输 出VO急剧下降为低电平。当输入继续升高，T5、T2导通，T4截止，输出VO为 低电平不再变化。三、TTL门电路的特性参数TTL与非门接成非门时输出电压V0与输入电压VI之间的关系。2）输入端噪声容限3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）3.02.01.0

11、0.51.01.5VI/VVO/V0ACD EBVIL（MAX）VOH（MIN）VOL（MAX）VIH（MIN）1AY11BY20 1 1 0 VOH（MIN）5V 2.4V VIH（MIN）5V 2.0V如果遇到噪声信号（干扰）就会使得输 入信号波动而上升或下降；由于输入高电平1不能下降到VIH（MIN）以下，所以输入高电 平对噪声信号的干扰是有一定的容忍限度的 ，称为高电平噪声容限。高电平噪声容限VNH为：VNH= VOH（MIN）VIH（MIN）例如：VNH=2.4V-2.0V=0.4V0VVIL（MAX）0.8V3.02.01.00.51.01.5VI/VVO/V0ACD EBVIL（

12、MAX）VOH（MIN）VOL（MAX）VIH（MIN）1AY11BY21 0 0 1 VOL(MAX)0.4V 0V VIL(MAX)0.8V 0V如果遇到噪声信号（干扰）就会使得输 入信号波动而上升或下降；同样由于输入低 电平0不能升高到VIL（MAX）以上，所以输 入低电平对噪声信号的干扰是有一定的容忍 限度的，称为低电平噪声容限。低电平噪声容限VNL为：VNL= VIL（MAX）VOL（MAX）例如：VNL=0.8V-0.4V=0.4V2.0VVIH（MIN）5V3）输入电流与输出电流4）扇出系数逻辑门的负载能力用扇出系数来表示。扇出系数N0指一个门电路能驱 动同类门的最大数目。5）传

13、输延迟时间tpd四、TTL集成逻辑门电路系列产品l74系列、74H系列、74S系列、74LS系列、74AS系列、 74ALS系列：其中74H为高速系列，74S为肖特基系列，均为高速系列，74LS低功耗肖特基系列综合性能较好，74AS系列、74ALS系列为74LS系列的改进，前者功耗略大，后者功耗 最小。 l54系列与74系列具有完全相同的电路结构和电气特性，但 54系列对温度和电源的要求更宽松。 l74LS37、74LS54、74LS86、74LS138等逻辑关系： （设VDD（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，T2截止，T1导通。输出VOVDD。 （2）当V

14、i=VDD时，T2导通，T1截止，输出VO0V。一、CMOS反相器（非门）CMOS逻辑门电路是由N沟道MOSFET(T2)和P沟道 MOSFET(T1)互补而成。2.2.2 CMOS2.2.2 CMOS逻辑门逻辑门工作原理：（设两管的开启电压VTN=|VTP|）（1）当C接高电平VDD，C 接低电平0V时，若Vi在0VVDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到 输出，即Vo=Vi。（2）当C接低电平0V，C 接高电平VDD，Vi在0VVDD的范围变 化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。CMOS双向模拟开关CC4016二、其他类型的二、其他类型的CMOSC

15、MOS传输门传输门三、CMOS逻辑门电路主要参数的特点（1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。（2）阈值电压Vth约为VDD/2。（3）CMOS非门的关门电平VOFF为0.45VDD，开门电平 VON为0.55VDD。因此，其高、低电平噪声容限均达 0.45VDD。（4）CMOS电路的功耗很小，一般小于1 mW/门；（5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 CMOSCMOS门电路举例门电路举例 CMOSCMOS非门电路非门电路 CMOSCMOS与非门与非门 CMOSCMOS或非门或非

16、门工作原理工作原理A A为高电平，为高电平，T T1 1截截 止止T T2 2导通，导通，L L为低电为低电 平，符合非逻辑关平，符合非逻辑关 系。系。工作原理工作原理A A、 B B同为高电平同为高电平 时时T T1 1 、T T2 2截止，截止， T T3 3 、T T4 4导通，导通，L L为低电为低电 平，符合与非逻辑关平，符合与非逻辑关 系。反之亦然。系。反之亦然。工作原理工作原理请自行分析请自行分析2-22.3 2.3 组合逻辑电路的分析方法组合逻辑电路的分析方法根据逻辑功能的不同特点，常把数字电路分成根据逻辑功能的不同特点，常把数字电路分成组合逻辑电路（简称组合电路）组合逻辑电路（简称组