《计算机组织与结构》由会员分享，可在线阅读，更多相关《计算机组织与结构（109页珍藏版）》请在金锄头文库上搜索。
1、1第三章存储系统第三章存储系统23.1 存储系统概述3.1 存储系统概述回下页一、存储器分类一、存储器分类2、按读写功能分类2、按读写功能分类 *读写存储器RWM：*读写存储器RWM：如内存、磁盘、磁带等；如内存、磁盘、磁带等； *只读存储器ROM：*只读存储器ROM：如只读光盘、掩膜ROM等。如只读光盘、掩膜ROM等。1、按存储介质分类1、按存储介质分类 对存储介质的要求对存储介质的要求有区别明显的两个物理状态(表示0/1)有区别明显的两个物理状态(表示0/1) *半导体存储器：*半导体存储器：a)易失性型，如内存， b)永久性型，如EPROM；a)易失性型，如内存， b)永久性型，如EPR
2、OM； *磁性材料存储器：*磁性材料存储器：如磁盘、磁带；如磁盘、磁带； *光介质存储器：*光介质存储器：如光盘。如光盘。永久性型永久性型34、按存储器在计算机中的作用分类4、按存储器在计算机中的作用分类 *主存储器MM：*主存储器MM：又称内存，MOS型半导体+RAM+RWM及ROM；又称内存，MOS型半导体+RAM+RWM及ROM； *高速缓冲存储器Cache：*高速缓冲存储器Cache：TTL/MOS型半导体+RAM+RWM；TTL/MOS型半导体+RAM+RWM； *控制存储器CM：*控制存储器CM：永久型+RAM+ROM；永久型+RAM+ROM； *外存储器EM：*外存储器EM：磁性
3、/光介质材料+SAM/DAM+RWM。磁性/光介质材料+SAM/DAM+RWM。3、按存取方式分类3、按存取方式分类 *顺序存取存储器SAM：*顺序存取存储器SAM：如磁带 按记录块为单元进行编址， 存取时间与读/写头到记录块的相对位置有关；如磁带 按记录块为单元进行编址， 存取时间与读/写头到记录块的相对位置有关； *随机存取存储器RAM：*随机存取存储器RAM：如内存 按存储字为单元进行编址，存取时间与地址无关；如内存 按存储字为单元进行编址，存取时间与地址无关； *直接存取存储器DAM：*直接存取存储器DAM：如硬盘 信息存取区域选取与RAM类似，区域内操作与SAM类似。如硬盘 信息存取
4、区域选取与RAM类似，区域内操作与SAM类似。转上页4二、主存储器的主要性能指标二、主存储器的主要性能指标回下页*读操作过程：*读操作过程：CPU给出地址CPU给出地址及读及读信号； 在MM信号； 在MM“完成完成”时，CPU接收数据”时，CPU接收数据信号。信号。 *写操作过程：*写操作过程：CPU给出地址CPU给出地址、写、写信号，以及数据信号，以及数据信号； 在MM信号； 在MM“完成完成”时，CPU得知操作结束。”时，CPU得知操作结束。1、CPU对主存储器的访问过程1、CPU对主存储器的访问过程 按冯诺依曼模型要求，CPU对主存储器按冯诺依曼模型要求，CPU对主存储器按地址进行访问按
5、地址进行访问。CPUCPU MARMARMDRMDR地址总线AB 数据总线DB 控制总线CB地址总线AB 数据总线DB 控制总线CB主存储器MM主存储器MM状态读/写状态读/写命令命令 地址地址 数据数据命令命令 地址地址 数据数据读操作写操作读操作写操作时间时间CPUCPU总线MEM响应总线总线MEM响应总线5*容量(S)：*容量(S)：能存储的二进制信息总量，常以字节为单位。能存储的二进制信息总量，常以字节为单位。*速度(B)：*速度(B)：常用带宽或存取时间及存取周期表示。常用带宽或存取时间及存取周期表示。 存取时间(T存取时间(TA A)又称访问时间，指MEM从又称访问时间，指MEM从
6、接到读命令到结果出现在MEM输出端接到读命令到结 果出现在MEM输出端所需时间(入出的时间)；所需时间(入出的时间)； 存取周期(T存取周期(TM M)指MEM指MEM连续两次访存的最小间隔时间连续两次访存的最小间隔时间， T， TM M=T=TA A+T+T恢复恢复( (某些类型MEM的读操作会破坏原有数据某些类型MEM的读操作会破坏原有数据)；)； 带宽(B带宽(BM M)指指单位时间内单位时间内MEM可读写的MEM可读写的二进制位数二进制位数， B， BM M=W/T=W/TM M，其中W为一次读写命令的数据宽度 带宽常称为MEM的“数据传输率”。，其中W为一次读写命令的数据宽度 带宽常
7、称为MEM的“数据传输率”。*价格：*价格：常用总价格C或每位价格c表示，c=C/S。常用总价格C或每位价格c表示，c=C/S。2、主存储器的主要性能指标2、主存储器的主要性能指标转上页6三、层次结构存储系统三、层次结构存储系统1、层次结构的引入1、层次结构的引入 *用户需求的矛盾：*用户需求的矛盾： 用户对存储器的需求用户对存储器的需求大容量、高速度、低价格大容量、高速度、低价格大容量高速度低价格大容量高速度低价格矛盾矛盾矛盾矛盾用户需求存在的矛盾用户需求存在的矛盾*程序*程序访存局部性规律：访存局部性规律：-(系统设计者的)救命稻草-(系统设计者的)救命稻草 时间局部性规律时间局部性规律
8、已经被访问过的存储项，可能很快被再次访问；已经被访问过的存储项，可能很快被再次访问； 空间局部性规律空间局部性规律 被访问存储项的相邻存储项，可能很快被访问。被访问存储项的相邻存储项，可能很快被访问。*用户需求矛盾解决方案：*用户需求矛盾解决方案： 近期使用的数据近期使用的数据放在“前方”存储器(快而小)中； 非近期使用数据放在“前方”存储器(快而小)中； 非近期使用数据放在“后方”存储器(慢而大)中。放在“后方”存储器(慢而大)中。72、层次结构的存储系统2、层次结构的存储系统 *思想：*思想：用用多种类型存储器多种类型存储器构成前方、后方的层次结构，构成前方、后方的层次结构，前前 方存储器
9、方存储器中信息中信息为后方存储器为后方存储器中信息的中信息的副本副本。CPUCPUM M1 1M M2 2M Mn n容量逐步增大、速度逐步减慢容量逐步增大、速度逐步减慢(1)层次存储系统组成(1)层次存储系统组成 *常见的存储系统结构：*常见的存储系统结构： 冯冯诺依曼模型要求CPU直接访问的是主存。 围绕主存的层次结构一般为“Cache-主 存-辅存”三种存储器构成的两个存储层次诺依曼模型要求CPU直接访问的是主存。 围绕主存的层次结构一般为“Cache-主 存-辅存”三种存储器构成的两个存储层次。CacheCache三层存储系统三层存储系统辅存辅存主存主存回下页8* *“Cache-主存
10、”存储层次：Cache-主存”存储层次：-设置高速缓冲存储器-设置高速缓冲存储器 目标目标解决主存速度问题(Cache的速度，主存的容量)解决主存速度问题(Cache的速度，主存的容量)。CacheCache主存主存辅助辅助硬件硬件CPUCPU“Cache-主存”层次Cache-主存”层次CPUCPU主存 地址主存 地址CacheCache主存主存CPU与Cache-主存层次接口CPU与Cache-主存层次接口* *“主存-辅存”存储层次：主存-辅存”存储层次：-构成虚拟存储器-构成虚拟存储器 目标目标解决主存容量解决主存容量问题(主存的速度，辅存的容量)。问题(主存的速度，辅存的容量)。 部
11、分部分程序可能不在主存中程序可能不在主存中辅存辅存主存主存辅助辅助软硬件软硬件CPUCPU“主存-辅存”层次主存-辅存”层次虚拟存储器虚拟存储器按程序地址访问按程序地址访问的“存储器”， 虚存空间=程序空间(辅存空间)。的“存储器”， 虚存空间=程序空间(辅存空间)。CPUCPU程序 地址程序 地址辅存辅存主存主存CPU与主存-辅存层次接口虚存CPU与主存-辅存层次接口虚存转上页回下页9(2)访问层次存储系统的方式(2)访问层次存储系统的方式 *程序执行过程与相关地址：*程序执行过程与相关地址：程序存放在主存中程序存放在主存中程序 地址程序 地址辅存辅存辅存 地址辅存 地址不命中时产生硬件中断
12、/异常，交由操作系统处理不命中时产生硬件中断/异常，交由操作系统处理虚存辅 助硬件虚存辅 助硬件虚存辅 助软件虚存辅 助软件CPUCPU主存主存主存 地址主存 地址CacheCacheCache 地址主存 地址Cache 地址主存 地址Cache辅 助硬件Cache辅 助硬件不命中不命中*CPU访问层次存储系统的方式：*CPU访问层次存储系统的方式：取指阶段需求取指阶段需求(程序(程序)指令地址主存)指令地址主存地址地址执行阶段需求执行阶段需求(程序(程序)数据地址主存)数据地址主存地址地址取指 阶段取指 阶段PCPC+1+1 若为转移指令若为转移指令分析 阶段分析 阶段执行 阶段执行 阶段转
13、上页103.2 半导体存储器芯片组成原理3.2 半导体存储器芯片组成原理半导体ROM半导体ROM (永久型)(永久型)双极型RAM(TTL、ECL)MOS型RAM静态RAM(SRAM) 动态RAM(DRAM)双极型RAM(TTL、ECL)MOS型RAM静态RAM(SRAM) 动态RAM(DRAM)半导体RAM半导体RAM (易失型)(易失型)MROM PROM EPROM EEPROM(EMROM PROM EPROM EEPROM(E2 2PROM) FLASHPROM) FLASH *静态RAM*静态RAM用用触发器触发器存储信息，长时间不访问及信息读出后存储信息，长时间不访问及信息读出后
14、 信息值(状态)信息值(状态)保持不变保持不变； *动态RAM*动态RAM用用电容电容存储信息，长时间不访问及信息读出后存储信息，长时间不访问及信息读出后信 息值(状态)信 息值(状态)被破坏被破坏，需及时恢复信息值(称为刷新及再生)。，需及时恢复信息值(称为刷新及再生)。111、静态RAM存储元工作原理1、静态RAM存储元工作原理 *存储元：*存储元：RAM中存储1位二进制信息的电路；RAM中存储1位二进制信息的电路； *6管MOS静态存储元工作原理：*6管MOS静态存储元工作原理：一、静态RAM(Static RAM，SRAM)一、静态RAM(Static RAM，SRAM)保持保持使W=
15、V使W=V地地TT5 5和T和T6 6截止， T截止， T1 1、T、T2 2状态保持不变；状态保持不变；写入写入在W线上加正脉冲在W线上加正脉冲(时 长为写入延迟)T(时 长为写入延迟)T5 5和T和T6 6导通； 导通； 若写“0若写“0”，使D=V，使D=V地地、 D=V、 D=V中中TT2 2截止T截止T1 1导通；若写 “1导通；若写 “1”，使T，使T2 2导通、T导通、T1 1截止；截止；读出读出在W线上加正脉冲在W线上加正脉冲；D=D=VD=D=V中中D或D产生压降(若 信息为“1D或D产生压降(若 信息为“1”则D电压下降)用差动放大器可检测出信息，T则D电压下降)用差动放大
16、器可检测出信息，T1 1、T、T2 2 状态保持不变(状态保持不变(非破坏性读非破坏性读)。)。字选择线W6管MOS型静态存储元电路字选择线W6管MOS型静态存储元电路V VCCCCT T1 1T T2 2ABDDABDDT T5 5T T6 6T T4 4T T3 3122、SRAM芯片的组成原理(1)存储芯片基本组成2、SRAM芯片的组成原理(1)存储芯片基本组成 主要有存储阵列、地址译码、I/O电路、控制线路等。主要有存储阵列、地址译码、I/O电路、控制线路等。*存储阵列：*存储阵列： 有一维和二维两种组织方式，常为有一维和二维两种组织方式，常为正方形阵列正方形阵列以减少连 线长度(信号延迟与连线长度成正比)；以减少连 线长度(信号延迟与连线长度成正比)； 特性特性存储阵列的组织方式决定了地址译码方法。存储阵列的组织方式决定了地址译码方法。X译码器X译码器6464 存
