《嵌入式系统设计 -ch02_系统晶片慨论》由会员分享，可在线阅读，更多相关《嵌入式系统设计 -ch02_系统晶片慨论（30页珍藏版）》请在金锄头文库上搜索。
1、嵌入式系統硬體架構設計 第二章第二章 系統晶片概系統晶片概 2.1 簡介簡介 這份文件是由官方發表的對於Intel XScaleTM核心最後且最具權威的一份考文件。 2.1.1 其他相關的文件其他相關的文件 ? ARM(結構考手冊 文件編號: ARM DDI 0100B)：這份文件描述第四版的 ARM 結構，而且是公開可用的。 ? StrongARM SA-1100 Microprocessor Developers Manual, Intel Order # 278105 ? StrongARM SA-110 Microprocessor Technical Reference Manual
2、, Intel Order #278104 2.1.2Intel XScaleTM 的高階概述的高階概述 Intel XScaleTM是順從ARM V5TE架構的微處器，且包含大能實現高效能的架構特色，而這些特色也使得程式設計者能去選擇適合的部分讓他們的應用程式得到最好的效能。很多被加入Intel XScaleTM核心的架構特色能幫助隱藏對高效能處器是個很嚴重障礙的記憶體等待時間。這包含： ? 正當資快取檢輔助記憶體時續指執的能 ? 一個寫入的緩衝區 ? 一個 write-back 緩衝區 ? 能夠對同的應用程式進同組態的同的資快取分配策 ? 快取鎖 這些特色增加記憶體匯排到核心的效 ARM第
3、五版的架構從ARM第四版新增浮點指，Intel XScaleTM核心提供ARM第五版的整指集，但提供硬體支援的浮點指 2-1 嵌入式系統硬體架構設計 Intel XScaleTM核心還提供Thumb指集(ARM V5T)和ARM V5E DSP的功能 特色 The Intel XScale核心架構的特色 MAC(Multiply/Accumulate)MAC 單元支援早期在二個周期內終止的乘法/加法，也支援每一個周期一個 MAC 運算的處能。且有好幾個作為 MAC 運算的架構的提升支援音源編碼演算法並且也包含一個 40 bit 的加器和對 16 bit 滿載資的支援。 記憶體管 Intel X
4、ScaleTM提供記憶體管(MMU)架構，MMU提供存取保護和虛擬到實體位置的轉換。MMU架構也把快取策分為指快取和資儲存，這些策詳述如下： ? 判定程式碼是可快取的或可快取的 ? 在微小資快取跟資快取間做選擇 ? 寫出或寫入的資快取 ? 開啟資寫入配置策 ? 開啟寫入緩衝區結合記憶體至外部記憶體 指快取 2-2 嵌入式系統硬體架構設計 Intel XScaleTM 核心提供一個 32-Kbyte、用一條大小為 32bytes的線所組成的32-way關指快取，所有”遺”指快取的請求會產生一個 32-byte的取請求至外部記憶體，也提供在快取內鎖定關鍵的程式碼。 分支目標援衝區 Intel XS
5、cale核心提供分支目標援衝區(BTB)預測分支型的指。它提供儲存分支型指的目標位址和預測下一個位址去呈現當目前指位址是分支的指快取。 資快取 data cache Intel XScaleTM 核心包含一個 32-Kbyte、32-way的關資快取和一個2-Kbyte、2-way的關迷你資快取。每個快取由一條大小為 32bytes，支援寫入或寫出快取的線所組成。 效能監測 Performance Monitoring 在 the Intel XScale加入二個效能監測計器，能監測在 Intel XScale同的事件。這些事件允許軟體開發者測快取的效，查出系統的瓶頸和減少全部程式的等待時間。
6、 電源管 Power Management Intel XScale核心包合一個電源和時間管系統，他能幫助 ASSPs 控常時間和管電源。 除錯 Debug Intel XScale核心透過二個指地址中斷點暫存器、一個資位置中斷點暫存器、一個資位置/遮罩中斷點暫存器和一個追蹤緩衝區支援軟體除錯。 JTAG 透過以 IEEE 1149.1(JTAG)標準存取埠和邊界掃描架構為基準的測試存取埠控制，Intel XScale核心是可測試性的(testability)。用 TAP 控制的目的是支援測試Intel XScale核心的內部和外部輯，如建時自我測試，邊界掃描和掃描。 2.1.3Termino
7、logy and Conventions 2-3 嵌入式系統硬體架構設計 Terminology and Acronyms 2.2Programming Model 2.2.1 ARM* 架構的相容性架構的相容性 The Intel XScale核心提供在 ARM 5TE 版中新加入的整指集。 T 指的是姆指指集(Thumb instruction set)，E 指的是 DSP 增強指集(DSP-Enhanced instruction) ARM 第五版引進一些比第四版有特色的架構，特別是增加極小的page(1Kbyte)、增加一個計算資值前導的新指、增強 ARM-姆指傳輸指和一個系統協處器控
8、制的修正，CP15。 2.2.2 ARM* Architecture Implementation Options 2-4 嵌入式系統硬體架構設計 Big Endian versus Little Endian The Intel XScale 同時支援 big and little endian 資表示法. 控制暫存器(協處器 15，暫存器 1，第 7 位元)的 B-bit 選擇 big and little endian模式跑 big endian 模式，在嘗式任何 sub-word 的記憶體存取時，B 位元必需要設定，然未定義的結果會發生注意這個 bit 即使在 MMU 未啟動時仍然有作
9、用 26-Bit 碼 Intel XScale核心支援 26-Bit 碼。 Thumb Intel XScale核心支援姆指指集。 ARM* DSP-增強指集 Intel XScale提供 ARMs DSP-增強指集 ， ARMs DSP-增強指集是一個指的集合，提高單獨處應用程式的效能。有新的飽和(saturation)指和一些新的乘法指能在 16-bit 的資值中運算，一些新的指是： SMLAxy 32 acc0, Rm, Rs 2-7 嵌入式系統硬體架構設計 MIAPH 指執二個 16-bit 有正負號的乘法器，然後把加的結果存在單一一個 40-bin 的加法器。第一個有正負號的乘法器在
10、 Rs 暫存器的較低16bits 的值和 Rm 暫存器較低的 16bits 的值做運算，第二個有正負號的乘法器是處 Rs 暫存器較高的 16bits 的值和 Rm 暫存器較高的 16bits 的值做運算。這二個有正負號的 32bits 的運算結果都有正負號，相加的值會放在一個 40-bit 的加法器(acc0)。 這條指只有在當滿足特定情況的時候才會被執。 MIAxy acc0, Rm, Rs 2-8 嵌入式系統硬體架構設計 MIAxy 指執一個 16bit 有正負號的乘法器然後把加的結果存在單一個一 40bit 的加法器。x 代表 Rm 暫存器的較高的一半或較低的一半位元(被乘)，y 代表
11、Rs 暫存器的較高或較低的一半位元(乘)。當一個值是 0x1 時，將會選到在暫存器的31:16位元，助記碼稱為 T(top)；當一個值是 0x0 時，將會選到暫存嗎的15:0位元，助記碼稱為 B(bottom)。 MIAxy 支援無正負號的乘法運算 ， 所有的 Rs 和 Rm 將會被解釋為有正負號的值。 這條指只有在當滿足特定情況的時候才會被執。 Internal Accumulator Access Format Intel XScale核心定義一個新的指格式用做 CP0 的內部加法器存取。 RdHi 和 RdLo 位允許 64bits 的資在 StrongARM 暫存器和一個內部加法器做傳
12、輸。acc 位規定由八個內部加法器中的一個送/收資。 MAR acc0, RdLo, RdHi 2-9 嵌入式系統硬體架構設計 MAR 指將在 RdLo 暫存器的值移動到 40-bit 加法器(acc0)的 bits31-0 ，且將 RdHi 暫存器 bits7:0的值移動到 acc0 的 bits39:32。 這條指只有在當滿足特定情況的時候才會被執。 這個指可以在任何模式下執。 MRA RdLo, RdHi, acc0 MRA 指將 40-bit 加器(acc0)的值移到二個暫存器。acc0 的 bits31:0的值被移到暫存器 RdLo ，acc0 的 bits39:32的值延伸成 32
13、bits 且被移到暫存器 RdHi。 這條指只有在當滿足特定情況的時候才會被執。 這個指可以在任何模式下執。 New Page Attributes 藉由在分頁描述 C 和 B bits 外加上 X bit，Intel XScale核心延伸分頁特性。當 X=1 時，這個 bit 允許其他四個特性被編碼。這些新的編碼包2-10 嵌入式系統硬體架構設計 括分配資到迷你資快取和寫入分配快取。當 X=0 時，Intel XScale核心保 ARM 對 C 和 B 編碼的定義。迷你資快取的記憶體特性被write-through 快取特性所取代。 當寫入分配被啟動時，錯過資快取(只限可快取的資)的儲存運算
14、會產生一個 line fill。如果啟動的話，line fill 只有在取運算錯過資快取(只限可快取的資)時才會發生。 寫入快取引起所有的儲存運算是否是可快取的都被寫入記憶體，這個特色對保持資快取的貫性是非常有用的。 Intel XScale核心還在第一層的描述加一個P位元用允許ASSP去別一個新的記憶特性。考 Intel XScale核心實施選擇部分的 ASSP 架構 Intel XScale cor 定義二個第二層描述格式，一個是用在粗糙的分頁表，一個是用在完好的分頁表。 2-11 嵌入式系統硬體架構設計 TEX (Type Extension) 位出現在好幾個描述型中。在 IntelXS
15、cale核心，這個位只使用到 LSB，這就叫做 X 位元。 一個小的分頁描述沒有 TEX 位，在這些描述中 TEX 是 0，那是因為當 X位元是”0”的值時才會運算。 Additions to CP15 Functionality 在 Intel XScale核心中要提供這些功能， 這時常必需能確的保證當 CP15 新時的影響。舉，當啟動記憶體位置轉換(啟動 MMU) ， 非常重要必需知道麼時候 MMU 實際真正在運作 。 Event Architecture Exception Summary 下表出所有在 Intel XScale核心可能發生的外，和發生的原因 2-12 嵌入式系統硬體架構設計 Event Priority Intel XScale核心採用 ARM 架構考手冊的外優先權，在除蟲的時候，處器可能會產生附加的外。 Prefetch Aborts The Intel XScale核心發現三種預先抓取中止：指 MMU 中止、指存取的外部中止、指快取配誤差。這些中止描述在下表 Intel XScale Core Encoding of Fault St
