《双8位高速ad转换器 jm08d1000产品手册》由会员分享，可在线阅读，更多相关《双8位高速ad转换器 jm08d1000产品手册（38页珍藏版）》请在金锄头文库上搜索。
1、 _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _产品手册北京蓝通精电科技有限公司JM08D1000北京蓝通精电科技有限公司 J M 0 8 D 1 0 0 0 产品说明书_ 电话：0 1 0 5 9 0 1 9 1 9 8 5 9 0 1 9 0 7 0 5 9 0 1 9 2 1
2、2 网址：w w w . b e i d o u g p s . n e t1双8 位高速A / D 转换器JM08D1000是一款双通道，低功耗，高性能的CMOS模数转换器，其采样精 度为8位，单通道采样率高达1.3GSPS，采用单电源1.9V供电，典型功耗为1.6W。 它采用高速模-数转换电路以及数字自校准技术，保证器件的高速度和高动态特 性。器件内部集成串行接口，支持用户控制、改变电路参数，以提高性能和满足 系统要求。 电路特性 电路特性 集成内部高性能采样保持电路 集成内部全差分高速高精度采样保持电路 可通过外总串行接口进行校准 单+1.9V 0.1V 低电源供电 单电源电压供电 集成
3、高性能电压基准源 可选单/双数据率输出时钟 时间交错模式下具有 2X 采样率 可选两通道时间交错工作 最高采样率达 2.0 GSPS 具有多通道 ADC 同步能力 8 位有效转换无失码 集成内部高性能编码电路 集成低电压差分输出(LVDS)接口 输入范围精确可调 可选最大输入范围 输入范围精确可调 具有用户模式的串行接口 集成内部串行接口 可调偏置电流 可调采样保持电路精度 可调电压输入范围等 集成高速数字校准电路 具有上电自校准功能 具有一键校准功能 可校准输入范围，时钟同步，信噪比等 应用领域 应用领域 射频信号下变频(Direct RF Down Conversion) 高速雷达(Hig
4、h-speed Radars) 数字示波器(Digital Oscilloscopes) 卫星机顶盒(Satellite Set-top boxes) 通信系统(Communications Systems) 测试设备(Test Instrumentation) 2简介 本产品完全兼容可插拔替换美国国家半导体公司 A D C 0 8 D 1 0 0 0电路框图 电路框图 8位ADC1:2 信号分离器参考 电压超出范围 指示信号输出时钟 产生器216路LVDS 数据输出总线DIOUTDIOUTDORDCLK+DCLK-CLK+CLK-OutVOutEdgeVCMOVBGFSRVINI+VINI-
5、CLK/28位ADC1:2 信号分离器DQOUTDQOUTDVINQ+VINQ-16路LVDS 数据输出总线I-通道ADCQ-通道ADC主要指标 主要指标 电源电压 1.9V 0.1V 采样频率 1.0 GSPS 分辨率 8 bit 积分非线性 1.0 LSB(typ) 微分非线性 0.35 LSB(typ) 电路功耗 工作模式 1.6W(typ) 掉电模式 20mW(typ) 引脚介绍 引脚介绍 采用CQFP128 封装，引脚如图1所示，含有三种类型的引脚： ? 永久专用的引脚 ? 可选功能的用户I/O 引脚? 用户可编程的I/O引脚 JM08D10003引出端序号及名称对照表引出端序号及名
6、称对照表 引出端 序号 符号 引脚 属性 引出端序号 符号 引脚 属性 1 GND 地 33 VA 电源 2 VA 电源 34 Tdiode_p 输出 3 OutV/SCLK 输入 35 Tdiode_n 输出 4 OutEdge/ DDR/SDATA 输入 36 DQd0+ 输出 5 VA 电源 37 DQd0- 输出 6 GND 地 38 DQd1+ 输出 7 VCMO 输入 39 DQd1- 输出 8 VA 电源 40 VDR 电源 9 GND 地 41 GND 地 10 VINI- 输入 42 DR GND 地 4JM08D100011 VINI+ 输入 43 DQd2+ 输出 12
7、GND 地 44 DQd2- 输出 13 VA 电源 45 DQd3+ 输出 14 FSR/ECE 输入 46 DQd3- 输出 15 DCLK_RST 输入 47 DQd4+ 输出 16 VA 电源 48 DQd4- 输出 17 VA 电源 49 DQd5+ 输出 18 CLK+ 输入 50 DQd5- 输出 19 CLK- 输入 51 VDR 电源 20 VA 电源 52 NC 浮空 21 GND 地 53 DR GND 地 22 VINQ+ 输入 54 DQd6+ 输出 23 VINQ- 输入 55 DQd6- 输出 24 GND 电源 56 DQd7+ 输出 25 VA 电源 57 D
8、Qd7- 输出 26 PD 输入 58 DQ0+ 输出 27 GND 地 59 DQ0- 输出 28 VA 电源 60 DQ1+ 输出 29 PDQ 输入 61 DQ1- 输出 30 CAL 输入 62 VDR 电源 31 VBG 输出 63 NC 浮空 32 REXT 输出 64 DR GND 地 续表 引出端 序号 符号 引脚 属性 引出端序号 符号 引脚 属性 65 DQ2+ 输出 97 DR GND 地 66 DQ2- 输出 98 NC 浮空 67 DQ3+ 输出 99 VDR 电源 68 DQ3- 输出 100 DI1- 输出 69 DQ4+ 输出 101 DI1+ 输出 70 DQ
9、4- 输出 102 DI0- 输出 71 DQ5+ 输出 103 DI0+ 输出 72 DQ5- 输出 104 DId7- 输出 73 VDR 电源 105 DId7+ 输出 74 DR GND 地 106 DId6- 输出 75 DQ6+ 输出 107 DId6+ 输出 76 DQ6- 输出 108 DR GND 地 77 DQ7+ 输出 109 NC 浮空 578 DQ7- 输出 110 VDR 电源 79 OR+ 输出 111 DId5- 输出 80 OR- 输出 112 DId5+ 输出 81 DCLK- 输出 113 DId4- 输出 82 DCLK+ 输出 114 DId4+ 输出
10、 83 DI7- 输出 115 DId3- 输出 84 DI7+ 输出 116 DId3+ 输出 85 DI6- 输出 117 DId2- 输出 86 DI6+ 输出 118 DId2+ 输出 87 DR GND 地 119 DR GND 地 88 VDR 电源 120 NC 浮空 89 DI5- 输出 121 VDR 电源 90 DI5+ 输出 122 DId1- 输出 91 DI4- 输出 123 DId1+ 输出 92 DI4+ 输出 124 DId0- 输出 93 DI3- 输出 125 DId0+ 输出 94 DI3+ 输出 126 CalRun 输出 95 DI2- 输出 127
11、CalDly/DES/ S C S_输入 96 DI2+ 输出 128 VA 电源 引出端符号 功能描述 OutV / SCLK 输出电压幅度和串行接口时钟。为高电平时，表示正常差分输出数据 幅度,为低电平时，表示降低差分输出幅度和降低功耗。当扩展控制模 式被激活，SCLK 作为串行数据的输入时钟。 OutEdge / DDR / SDATA DCLK 边沿选择，双数据速率(Double Data Rate)和串行数据串行输入 (Serial Data Input)。当输出数据转换时，此引脚设定 DCLK+的输出边 缘。当引脚浮空或连接到 1/2 电源电压时，使能 DDR 时钟。在扩展控 制模
12、式下，此引脚作为串行数据输入端(SDATA)。 DCLK_RST 复位。当引脚输入正脉冲用于复位和同步多个转换器的时序 DCLK。PD，PDQ 掉电模式。PD 引脚为高电平时，芯片进入低功耗掉电模式(Power Down Mode)。当 PDQ 引脚接高电平时，只有 Q 通道进入到低功耗掉详细功能描述JM08D10006电模式。 CAL 校准模式启动信号。最低 80 个时钟周期的逻辑低电平输入之后紧随 80 个时钟周期的逻辑高电平输入，将激发电路进入校准模式。 FSR/ECE 全刻度范围选择和扩展控制使能。在非扩展控制模式下，拉高时,设置 满量程差动输入电压范围为 650mVP-P。拉低时,
13、设置满量程差动输入 电压范围为 870mVP-P，以降代 VIN 的输入电压范围。，降低 VIN 的 输入电平。当启用 扩展控制模式时，即当采用串行接口和控制寄存器 时，该引脚浮动或将其连接到 VA/2。 CalDly/ DES / SCS_ 校准延迟，双边采样和串行接口片选信号。当引脚 FSR/ECE 拉低或拉 高条件下，在电路上电自校准开始之前，该引脚设定校准延迟时钟周 期数 。当引脚 FSR/ECE 浮空时，该引脚使能串行引脚接口输入，并 设定 CalDly 延时时间为“0”。 当此引脚 是浮空或连接到 1/2 电源电压， 选择双采样模式，选择“I”路信号输入,此时采样时钟按两倍速率进行
14、， 并忽略“Q”路输入信号。 CLK+ CLK- 为 ADC 的 LVDS 时钟输入引脚。差分时钟信号必须以交流方式 (a.c.coupled)加在这些引脚上。输入信号在时钟 CLK+的下降沿采样。VINI+,VINI, VINQ+,VINQ 模拟信号差分输入。当 FSR 为低时，差分输入信号为 650mVP-P，当 FSR 为高时，差分输入信号为 870mVP-P。 VCMO 共模电压。当输入信号采用 AC 耦合时，为在 VIN +和 VIN-的共模电压， 当输入信号采用 DC 耦合时。此引脚应接地时。该引脚具有 100 A 的 电流源/沉的驱动能力。 VBG 带隙输出电压，该引脚具有 10
15、0 A 的电流源/沉的驱动能力。 CalRun 校准运行指示。该引脚为逻辑高时,表示电路校准正在运行。 REXT 外部偏置电阻连接。通过标称值为 3.3k （ 0.1）连接到地(GND)。Tdiode_P Tdiode_N 温度二极管的正极（阳极）和负极（阴极）。 这些引脚可用于模具温 度测量。 DI7 / DQ7 I和Q通道LVDS数据输出， 这些信号没有经历输出信号分离器延迟。 与7DI7+ / DQ7+ DI6 / DQ6 DI6+ / DQ6+ DI5 / DQ5 DI5+ / DQ5+ DI4 / DQ4 DI4+ / DQ4+ DI3 / DQ3 DI3+ / DQ3+ DI2 / DQ2 DI2+ / DQ2+ DI1 / DQ1 DI1+ / DQ1+ DI0 / DQ0 DI0+ / DQ0+ DId/DQd相比，这些输出对应的采样点时间靠后。这些输出始终应连 接100差分电阻。 DId
