《复旦数字逻辑基础课件Chapter+3》由会员分享，可在线阅读，更多相关《复旦数字逻辑基础课件Chapter+3（77页珍藏版）》请在金锄头文库上搜索。
1、第3章 组合逻辑电路范益波2014.92014.9Video Image Processing (VIP) Research Group Fudan http:/ 设计过程掌握常见逻辑模块的功能及其使用掌握实际逻辑电路中冒险现象的形成原理 及其防止方法2.1 组合逻辑电路的分析组合逻辑的结构：组合逻辑组合逻辑 电路电路输输 入入 信信 号号输输 出出 信信 号号组合逻辑电路（简称组合电路）任意时刻的输出信号仅取决于该时刻的输入信号，与信号作用前电路原来的状态无关无记忆功能一般分析过程 确定电路结构为组合电路 确定原则：输出唯一由输入确定，信号流是从 输入端流向输出端，即只有信号的单向传输。 逐
2、级分析，或划分模块后分析。得到逻辑表达式 或真值表 分析得到的逻辑表达式或真值表，得出电路的功 能描述111A BA BYY1Y2&A BYY1Y2Y3组合逻辑的例：两种异或门结构例2-1的分析 (p41)例2-2的分析 (p41)2-1采用2级或非门，例2-2采用3级与非门. 逻辑门的级数越少，电路延时就越短半加器ABCoS0000010110011110&A BS1Co本例可以看成：一个异或门 (输出S)和一个与门(输出Co) 的合成。是一个带进位输出的二进制 加法电路。但是没有考虑低位来的进位。 所以称为“半加器”。全加器CiABCoS00000001010100101110100011
3、01101101011111&A BS&Ci&CoCo1Co2两个半加器的组合：加数1加数2进位和， 进位1 “或” 进位2进位一个复杂的例子：代码转换33221100332323212121010100: , , , 1: , , , CYAYAYAYACYAYA AA AYY AY AYY AY A111111 1&1&1&11 1111&11C CC CC CA1A2A3A0Y0Y3Y2Y1&1&1此例的真值表 (C=1)A3A2A1A0Y3Y2Y1Y0A3A2A1A0Y3Y2Y1Y00000000010001100000100011001110100100011101011110011
4、0010101111100100011011001010010101111101101101100101111011010111010011111100结果： C=0时输出与输入相同；C=1时输入二进制码，输出格雷码格雷码：参考书格雷码：参考书p53p53常用组合逻辑模块组合逻辑模块是一些基本的逻辑单元熟悉组合逻辑模块的结构与功能，可以帮助分析复杂的逻辑结构在设计逻辑电路时，可以从逻辑模块出发进行设计 将输入的某种代码（通常为二进制码），转换为事件或 另一种代码输出的过程，称为译码。 转换为事件输出的译码器，是编码器的逆过程。 转换为另一种代码输出的译码器，根据两个代码之间的 关系，可以有各种
5、不同的译码器。 常见的译码器：转换为事件输出的译码器：3-8译码器、等等。转换为另一种代码输出的译码器：（LED）七段译码器、 BCD译码器、等等。译码器3-8译码器（74LS138）Y3&1111111Y1Y0A2S2A0A1&Y2Y7&Y5Y4&Y6&S3S1 SA2S2A0 A1S3S1&Y3Y1Y0Y2Y7Y5Y4Y60 1 2 3 4 5 6 71 2 4ENBIN/OCT使能相关使能相关2014/11/3数字逻辑基础14 3个控制输入S1、S2、S3： 当满足，可以进行正常译码。 这三个输入称为译码器的“使能”(Enable)输入。 输出的逻辑表达式(以Y0为例)： 当S1S2S3
6、=1时，3-8译码器的输出分别为A2A1A0这3 个变量的相应编号的最小项，例如： 这种译码器也称作“最小项译码器”123100S S S 0210123()YA A AS S S02100YA A Am123()iiiYmS S Sm S例如，例如，8盏灯，按照输入不同，点亮。盏灯，按照输入不同，点亮。3个控制端也叫片选输入端。可将多片连接起来以扩展译码器的功能。输入输出0xxxx11111111x1xxx1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111
7、11101101111111111012321001234567SSSAAAYYYYYYYY3-8译码器的真值表译码器的扩展例如：用3-8译码器构成4-16译码器，5-32译码器，6-64译码等。编码器 将输入信号（事件），用一个代码表示（输出）的 过程，称为编码。 编码器有普通编码器和优先编码器两种。 普通编码器在同一个时刻只能允许有一个输入（单 个事件）。 优先编码器允许多个事件同时发生，按照事先设定 的优先级，确定输出代码。8-3优先编码器&Y0Y1Y21&1&1&111111111111EXYSI0I1I2I3I4I5I6I7SY0 Y1 Y2EXYS 6/Z16 7/Z174/Z14
8、 5/Z152/Z12 3/Z130/Z10 1/Z11116 1714 1512 1310 111a 2a 4aa18HPRI/BINENa/V18互连关联或关联I0 I1 I2 I3 I4 I5 I6 I7S8个输入端，3个输出端8-3优先编码器 优先编码器的逻辑表达式：24567()YIIIIS124534567()YI I II I IIIS01246346567()YI I I II I II IIS01234567XEI I I I I I I ISSXYESsI7 I6 I5I4I3 I2 I1 I0Y2 Y1 Y000 X X X X X X X1 1 1 01 0 X X X
9、 X X X1 1 001 1 0 X X X X X1 0 101 1 1 0 X X X X1 0 001 1 1 1 0 X X X0 1 101 1 1 1 1 0 X X0 1 001 1 1 1 1 1 0 X0 0 101 1 1 1 1 1 1 00 0 01X X X X X X X X1 1 18-3优先编码器的真值表X为任意值。7号输入的优先级最高，0号输入的优先级最低。数据选择器 从多个输入逻辑信号中选出一个逻辑信号送到输出端的器件，也称为多路器。一个数据选择器连接m个输入，由n个选择变量决定这m个输入中的哪一个被送到输出端。这里m = 2n。2选1数据选择器&Y1I0
10、I1S 0 1MUXI0 I1SYG0 1与关联与关联10SIISY&Y11111111YI0I1I2I3I4I5I6I7S01S1S2En02G0 7EN0 1 2 3 4 5 6 7MUXI0 I1 I2 I3 I4 I5 I6 I7S0 S1 S2EnYY8选1数据选择器 70iiiImENY输出逻辑函数表达式：思考题如何构建15选1如何构建64选1如何构建16选12.2 组合逻辑电路的设计基于门电路的设计基本的设计方法。基于组合逻辑模块的设计利用组合电路模块实现主要功能，辅以门电路，结构比较简单。运算电路设计需要熟悉二进制运算的特点，采用迭代设计。逻辑抽象逻辑抽象 确定输入确定输入 输
11、出关系输出关系 定义输入定义输入 输出变量输出变量逻辑函数逻辑函数 表达式表达式真真 值值 表表化简化简 与与 变换变换逻辑图逻辑图 （电路图电路图）一、基于门电路的设计方法例1: 完成以下设计 带控制端的 3 位输入代码检测电路 当控制端 P 为 0 时，输入 3 并且 BA=BAB、ABi-1Ai-1=Bi-1Ai-1BiAi=BiAi Bi 的条件有两个：第一个条件是本位结果满足 Ai Bi，另一个条件是本位的比较结果相等时，低位比较 结果Ai-1 Bi-1。这两个条件任意满足一个即可，所以是 “或”关系。 4. 输出 Ai Bi 类似。&A3 B3&1&1&1&1&A2 B2A1 B1
12、A0 B0A-1B-1A-1=B-1A3B3A3=B3PQP=QCOMPP0033Q=A-1B-11&1E3E2E1E06、算术逻辑单元算术逻辑单元（Arithmetic Logic Unit，简称ALU）是数 字计算机中的一个核心运算部件。通常这个单元的输入被称 为操作数，操作数可以是二进制数、十进制数或逻辑变量。 进入ALU的操作数可以执行算术和逻辑运算。可执行的算术 运算有两个操作数的加法（有进位和没有进位）、减法（有 借位和没有借位）、单个操作数的加1、减1、以及数值比较 等等；某些ALU还可以执行两个操作数的乘法、除法。可执 行的逻辑运算一般均按位进行，有两个操作数的“与”、“或”、
13、 “与非”、“或非”、“异或”、“异或非”和单个操作数的“非”等等。p75-77, 图2-35, 表2-102.4 组合逻辑电路中的竞争冒险两级或非门电路波形图1A“ 0 “1A毛刺t22tpdAAYt2t1t3t4t2tpdtpdY当一个门的输入有两个或两个以上变量发生改变时，由于这些变量（信号）是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争。竞争的结果若导致冒险（险象）发生（如上例中的毛刺），并造成错误的后果，则称这种竞争为临界竞争；竞争的结果不导致冒险发生，或虽有冒险发生，但不影响系统的工作，则称这种竞争为非临界竞争。竞争, 冒险冒险的类型从冒险的波形上
14、，可分为静态和动态冒险。输入信号变化前后，输出的稳态值是一样的，但在输入信号变 化时，输出产生了毛刺，这种冒险称为静态冒险。若输出的稳 态值为0，出现了正的尖脉冲毛刺，则称为静态0冒险；若输出 稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。 输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛 刺，称为动态冒险。001110静态0冒险静态1冒险由1变0由0变1动态冒险1、输入可以转换成的形式2、在卡诺图上可以观察到相切的卡诺圈以上方法只有在每个瞬时只有一个输入发生状态改变的 条件下才适用。YAAYA A或&ABY&1&C111X3X0X1X2X3X2X1X000010001111011
15、1111111110ABC1相切点检查竞争冒险的方法1、在输出端对地接入一个小电容。优点是简单易行，而缺点是增加了输出电压波形的上升时间和下降时间，使波形变坏，并且完全无法在集成电路内部实现。2、修改逻辑设计。增加冗余项可以消除竞争-冒险，但是适用范围仍然很有限，只能消除由于单个输入发生变化引起的竞争冒险。3、在电路中引入选通脉冲 。可以消除所有的冒险（包括静态冒险和动态冒险），并且容易实现，但需注意：这时正常的输出信号也将变成脉冲信号，而且它们的宽度与选通脉冲相同。消除竞争冒险的方法增加冗余项消除冒险无险象的电路有险象的电路CAABDA BC&1DA BC&1&DAAD当B=C=1时BCCAABD11AAD当B=C=1时冗余项有相切的卡诺图加冗余项的卡诺图BCCAABDCAABDBC A000111100011010011BC A000111100011010011卡诺图法增加冗余项消除冒险
