《多晶硅刻蚀特性的研究》由会员分享，可在线阅读，更多相关《多晶硅刻蚀特性的研究（45页珍藏版）》请在金锄头文库上搜索。
1、天津大学硕士学位论文多晶硅刻蚀特性的研究姓名：黄晶申请学位级别：硕士专业：电子信息工程学指导教师：张世林;王劲松20081201摘要本文采用干法刻蚀方法，并且结合刻蚀工艺理论，对产生刻蚀缺陷进行研究，通过优化工艺参数，解决刻蚀缺陷的目标。介绍了半导体芯片制造的工艺流程，以及具体介绍刻蚀工艺的特性和控制参数。刻蚀工艺在整个超大规模集成电路制造中的重要作用。刻蚀工艺主要有两种方法是干法刻蚀和湿法刻蚀。湿法刻蚀是用酸性液体法刻蚀薄膜层；干法刻蚀是用化学气体的特性来刻蚀。在现代芯片加工厂中主要应用等离子刻蚀工艺来除去芯片上的薄膜。等离子刻蚀工艺能够产生均匀的和各向异性的刻蚀。实验具体的研究刻蚀机器的性
2、能，如刻蚀速率、均匀性等，并通过改变控制机器性能参数而得出更适合生产的性能指标。对于多晶硅刻蚀的工艺要求、工艺程式的设定和要求进行了介绍，对于程式各参数的性质与在刻蚀中的作用给予了详细的介绍。关糊：刻蚀速率等离子刻蚀各向异性薄膜A B S T R A C TI nt h i sp a p e r , d r ye t c h i n gm e t h o d , c o m b i n i n ge t c h i n gp r o c e s sa n dt h e o r y , h a v ead e f e c te t c h i n gs t u d y , b Yo p t i
3、m i z i n gt h ep r o c e s sp a r a m e t e r st oa d d r e s st h ed e f i c i e n c i e se t c h 岵I n l r o d u c e dt h es e m i c o n du e t o rc h i pm a n u f a c t u r i n gp r o c e s s e s ，a sw e l la st h es p e c i f i cc h a r a c t e r i s t i c so fT e c h n o l o g ye t c h i n gp r
4、 e s e n t a t i o na n dc o n l r o lp a r a m e t e r s T h r o u g h o u tt h ee t c h i n gp r o c e s st oc r e a t eu l t r a - h r g e - s c a l ei n t e g r a t e dc i r c u i t st o 吐i m p o r t a mr o l e T h e r ea r et w om ai ne t c h i n gp r o c e s si sd r ye t c h i n ga n dw e te t
5、 c h i n g W e te t c h i n gi sal i q u i da c i de t c h i n gt h i nf i l mh y e r ；d r ye t c h i n gi sac h e m i c a lg a st oe t c hf e a U r e s I nm o d e r nc h i pf a c t o r yi nt h em ai na p p l i c a t i o no fp l a s m ae t c h i n gp r o c e s st or e l i K ) v et h ec h i po nf i l
6、 m P l a s m ae t c h i n gp r o c e s st op r o d u c et h eu n i f o r mA n i s o t r o p i ce t c h i n ga n d E x p e r i m e n t a ls t u d i e so f t h es p e c i f i cp r o p e r t i e so ft h ee t c h i n gm a c h i n e s ，s u c ha se t c hr a t e ，u n i f o r m i t y , a n db yc h a n g i n
7、 gt h ec o n t r o lo ft h em a c h i n ep c r f o r r m n c ep a r a m e t e r st o & f i v ef f l o r es u i t a b l ef o rt h ep r o d u c t i o no fp c r f o r r m n c ei n d i c a t o r s S i - e t c h i n gp r o c e s sf o rt h er e q u i r e m e n t so ft h ep r o c e s so fs e 位i n gp r o g
8、r a ma n dc a l l e df o rt h ei n t r o d u c t i o np r o g r a mf o re a c hp a r a m e t e ra n df i l em t t m eo f t h ee t c h i n gi nt h er o l eg i v e nt od e t a i l K E YW O R D S ：E t c hR a t eP l a s m a se t c h 吨A n i s o t r o p i cF i l m独创性J = ：j 明及学位论文版权使H j 授权1 5独创性声明本人声明所呈交的学
9、位论文是本人在导师指导下进行的研究工作和取得的研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得天津大学或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。学位敝彳乍者签名：蕙品签字吼砷年月厅日学位论文版权使用授权书本学位论文作者完全了解天津大学有关保留、使用学位论文的规定。特授权天津大学可以将学位论文的全部或部分内容编入有关数据库进行检索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校向国家有关部门或机构送交论文的复印件和磁盘。( 保密的学位论文在解
10、密后适用本授权说明)学位论文作者签名：黄晶导师盘名：羧知秒签字日期：夕呷年1 月，歹日签字日期：加叩年，月矿佃|第一章半导体集成工艺1 1 发展历史第一章半导体集成工艺自1 9 4 7 年发明电晶体后，半导体工业已成为现代新兴工业的主流，由于技术的迅速成长与突破，使集成电路( I n t e g r a t e dc i r c u i t , I C ) 的制造得以在短短的4 0年间，由单一分离的单晶体、电阻、电容等元件的组合，发展到可以容纳数十个电晶体的小型集成电路( S S I ) ，在发展至可容纳数十个电晶体的大型集成电路( L S I ) ，到现今，单一晶粒已经可以容纳数千万个电晶体
11、的超大型集成电路( U L S I ) 。这种发展速度是其它科技领域无法与之比拟的。集成电路应用广泛，涉及个人电脑、通讯、自动化、消费性电子商品、国防与太空等诸多领域。M O S F E T 指的是金属氧化物半导体场效应晶体管( M e t a l - O x i d e -S e r n i c o n d u c t o rF b l d E f f e c tT r a n s i s t o r ) ，其结构就如同字面上的意义，是由金属、氧化层、及半导体叠在一起所构成的。在集成电路技术的发展过程中，早期的工作可分为这样几个重要阶段。从1 9 7 2 年到1 9 7 4 年，几个主要的研
12、究人员对M O S器件无机钝化层的发展进行了艰苦的探索，结果优先选用的钝化材料是等离子体沉积的氮化硅薄膜。当这一材料刚显示出许多令人满意的特点时，就遇到了一个困难。为了暴露下面的金属化层以便下一步引接连线，还没有找到一种合适的湿法化学刻蚀剂能在氮化硅上刻出窗口。这一问题通过应用C F 4 0 2 等离子体刻蚀而获得解决。与此同时，C F 4 0 2 等离子体在刻蚀用作界钝化层的化学气相淀积氮化硅薄膜中得到了发展。这些成果标志着等离子体刻蚀在集成电路制作中的一次到了有意义的应用，也标志着大规模研究发展等离子体刻蚀技术的开始。人们意识到高度各向异性刻蚀的等离子体技术发展的潜在能力。特别是，当刻蚀一
13、层材料时，人们多次发现垂直的刻蚀速率大大的超过横向的刻蚀速率。显然，高分辨率图形转移必须各向异性。在电路设计中，希望获得更大规模的集成度因而具有更小图形的设计者们认识到各向异性刻蚀的重要意义。因此，到了7 0年代中期，大多数主要的集成电路制造者进行了更大的努力来发展等离子体辅助刻蚀技术。这些方法不再被仅仅看作为是湿法刻蚀的新颖替代法，而是作为一种能适应图形转移可预见要求的唯一技术，即干法刻蚀技术。第一章半导体集成工艺1 2M O S F E T 简介M O S F E T 依其载流子的不同可咀分为P M O S 和N M O S 两种。若将这两种M O S 台在一起使用则称为互补式金属氧化物半
14、导体，即为M O S F E TC M O S ( c o m p l * m e n t a r yM O S ) 。C M O S 的优点为操作时比较省电，因此一般电路布局设计就是以C M O S 为基本单元来设计。P M O S ，指的是利用空穴来传导电性信号的金属氧化物半导体。P M O S 的电 路符号如下图，只有正型掺杂形成的漏极( d m 岫删( s o u r c e ) ，与集电极及集电极下面的氧化层所构成。当在集电极旖以负偏压时，就会在氧化层下方薄区内感应出许多空穴，当在源极施加一个偏压之后，聚集的电洞就可经由源极与基极之问的通道导通。图1 1 为P M O S 结构示意图
15、。图1 一IP M O S 结构示意图N M O S ，指的是利用电子来传导电性信号的金属氧化物半导体。N M O S 的电路符号如下图，是由负型掺杂形成的基极与源极与在氧化层上的集电极所构成。当在集电极施以正偏压时，就会在氧化层下方薄区内感应出许多电子。当在精极旌加一个偏压之后，聚集的电子就可经由源极与漏极之间的电子通道导通。图l一2 为N M O S 结构示意图。图l - 2N M O S 结构示意匿2引第一章半导体集成工艺C M O S 的电路符号如下图，若将P M O S 及N M O S 的集电极相连，且将P M O S及N M O S 的基极相连，即为一个基本的反应器( i n v
16、 e r t e r , 左下图) 。但输入端( v m )输入为高电压( 1 ) 时，N M O S 导通， 而P M O S 不导遥，所以输出端( v o 呻为低电压 。当输入端输入为低电压时，N M O S 不导通，而P M O S 导通，所以输出端为高电压。图1 3 为N M O S 结构示意图。13 工艺流程图】- 3 C M O S 结构示意图集成电路是由许多如离子注入、扩散、氧化、薄膜淀积、光刻和刻蚀等工艺步骤组成的。这些步骤提供了硅中精密控制的杂质层，从而构成了独立的电路元件( 即晶体管、两极管、电容器和电阻嚣) 以及将这些元件互连成集成电路的电介质层和金属。集成电路的工艺流程必须按规定次序连接各加工步骤。当工艺被适当地执行时，每块硅片便包含了大量以后将要分割和封装的单个集成电路。1 3 1 离子注入离子注入是使具有足够能量并电离的入射原子穿透表面区域引进入靶。这个技术是用一个低电流和低能量离子束将掺杂荆注入到正在生长的外延层。这低能的离子束将掺杂剂注入到正在生长的界面层下面，因而能够保证被结合。凡是用化学气相淀积工艺不能
