《dsp的特点、发展趋势与应用》由会员分享，可在线阅读，更多相关《dsp的特点、发展趋势与应用（4页珍藏版）》请在金锄头文库上搜索。
1、D2004.5DSP数字信号处理器数字化技术正在极大地改变着我们的生活和体验。作为数字化技术的基石， 数字信号处理( D S P ) 技术已经、 正在、 并且还将在其中扮演一个不可或缺的角色。D S P的核心是算法与实现，越来越多的人正在认识、 熟悉和使用它。 因此， 理性地评价D S P 器件的优缺点， 及时了解D S P的现状以及发展趋势，正确使用D S P 芯片，才有可能真正发挥出D S P的作用。D S P器件与算法D S P ( 数字信号处理器) 作为一种微处理器，其设计的出发点和通用 C P U以及 M C U等处理器是不同的。D S P 是为完成实时数字信号处理任务而设计的，算法
2、的高效实现是 D S P 器件的设计核心。D S P 在体系结构设计方面的很多考虑都可以追溯到算法自身的特点。我们可以通过考察一个 F I R 滤波器的 I / O 关系，即，来了解这两者之间的对应关系， 如表1所示。通过表1 ， 可看出D S P 器件和算法之间的必然联系。这不仅是芯片设计人员必须考虑的问题，也是芯片使用者必须了解的。现代数字信号处理器的特点和 发展趋势D S P 器件的发展，必须兼顾 3 P的因素， 即性能 ( p e r f o r m a n c e ) 、 功耗 ( p o w e r c o n s u m p t i o n ) 和价格( p r i c e )
3、。 总的来说， 随着V L S I 技术的高速发展，现代 D S P 器件在价格显著下降的同时，仍然保持着性能的不断提升和单位运算量的功耗不断降低。下面我们主要以T I 公司的D S P 为例来说明现代 D S P 芯片的一些特点和发展趋势。通过并行提升 D S P 芯片的性能传统的 D S P 芯片通过采用乘加单元和改进的哈佛结构，使其运算能力大大超越了传统的微处理器。一个合理的推论是：通过增加片上运算单元的个数以及相应的连接这清华大学生物医学工程系 张辉 胡广书D S P 的特点、发展趋势与应用表1 算法特点和D S P 器件体系结构特点的对应关系图1 C 6 2 x 和C 6 4 x D
4、 S P 内核的数据路径图D 2004.5DSP数字信号处理器些运算单元的总线数目，就可以成倍地提升芯片的总体运算能力。当然，这个推论有两个前提条件必须满足：首先是存储器的带宽必须能够满足由于总线数目增加所带来的数据吞吐量的提高； 另外， 多个功能单元并行工作所涉及的调度算法其复杂度必须是可实现的。1 9 9 7 年，T I 发布了基于V L I W( 超长指令字) 体系结构的 C 6 2 xD S P 内核。它在片内集成了两组完全相同的功能单元，各包括一个A L U ( 算术及逻辑单元) 、一个乘法单元、一个移位单元和一个地址产生单元。 这8 个功能单元通过各自的总线与两组寄存器组连接。理想
5、情况下，这 8个功能单元可以完全并行， 从而在单周期内执行8 条指令操作。V L I W 体系结构使得 D S P 芯片的性能得到了大幅提升。 在此基础上，T I 又发布了C 6 4 x D S P 内核， 其主要改进之处在于进一步加宽了寄存器组与内存之间的总线宽度，以及改善了单个功能单元对于S I M D ( 单指令多数据) 操作的支持等。 图1 分别给出了 C 6 2 x 和C 6 4 x D S P 内核的数据路径示意图。V L I W结构对功能单元采用静态调度的策略，D S P 内部只完成简单的指令分发，调度算法的实现可以由编译器完成，用户也可以通过手工编写汇编代码的形式实现自主调度。
6、其好处是 D S P芯片的使用难度大大降低。 通过使用高效的C 语言编译器，普通用户也可以开发出具有较高效率的D S P运行程序。存储器构架的变化随着芯片主频的不断攀升，存储器的访问速度日益成为系统性能提升的瓶颈。 在现有的制造工艺下，片上存储单元的增加将导致数据线负载电容的增加，影响到数据线上信号的开关时间，这意味着片上高速存储单元的增加将是十分有限的。为了解决存储器速度与 C P U内核速度不匹配的问题，高性能的 C P U 普遍采用C a c h e ( 高速缓存) 机制， 新的D S P芯片也开始采用这种结构。以T I 的C 6 4 x D S P 为例，它采用两级C a c h e
7、的结构， 如图2 所示。 L 1 C a c h e分为独立的程序缓存 ( L 1 P ) 和数据缓存 ( L 1 D ) ， 其大小各为1 6 K B y t e s ，访问速度与D S P内核的运行时钟相匹配，L 2 C a c h e 则采用统一的形式管理，其大小从2 5 6 K B 到1 M B 不等，访问速度相比 L 1 c a c h e 大大降低。L 2 C a c h e 通过D M A 与外部低速的存储器件进行数据交换。为增加C a c h e 的命中率，C 6 4 x 的C a c h e 还采用了多路径的结构形式。研究表明， 在很多情况下， 采用这种多级缓存的架构可以达到
8、采用完全片上存储器结构的系统约 8 0 的执行效率。 但是， 采用C a c h e 机制也在一定程度上增加了系统执行时间的不确定性，其对于实时系统的影响需要用户认真地加以分析和评估。C a c h e 对于D S P芯片还是一个比较新的概念。D S P 开发人员需要更深入地了解C a c h e 的机制， 相应地对算法的数据结构、处理流程以及程序结构等做出调整， 以提高C a c h e的命中率， 从而更有效地发挥C a c h e的作用。S o C 的趋势对于特定的终端应用， S o C ( 系统芯片) 可以兼顾体积、 功耗和成本等诸多因素，因而逐渐成为芯片设计的主流。D S P 器件也逐
9、渐从传统的通用型处理器中分离出更多的直接面向特定应用的 S o C器件。这些S o C器件多采用D S P + A R M的双核结构，既可以满足核心算法的实现需求，又能够满足网络传输和用户界面等需求。 同时， 越来越多的专用接口以及协处理器被集成到芯片中，用户只需添加极少的外部芯片，即可构成一个完整的应用系统。以T I公司为例， 其推出的面向第3 代无线通信终端的 O M A P 1 5 1 0 芯片等，面向数码相机的 D M 2 7 0 芯片等，面向专业音频设备的D A 6 1 0 芯片等，面向媒体处理的 D M 6 4 2 芯片等，都是S o C 的典型例子。D S P 器件的应用世界上没
10、有完美的处理器，D S P 不是万能的。D S P 器件的特点使得它特别适合嵌入式的实时数字信号处理任务。实时的概念实时的定义因具体应用而异。一般而言， 对于逐样本 ( s a m p l e - b y -图2 C 6 4 x D S P 的两级C a c h e 机制D2004.5DSP数字信号处理器s a m p l e ) 处理的系统， 如果对单次样本的处理可以在相邻两次采样的时间间隔之内完成， 我们就称这个系统满足实时性的要求。 即 ： tp r o e s s ts a m p l e， 其 中， tp r o e s s代表系统对单次采样样本的 处理时间， ts a m p l
11、e代表两次采样之间的 时间间隔。 举例来说， 某个系统要对输入信号进行滤波，采用的是一个100 阶的 FIR 滤波器，即。假设系统的采样率为 1 K H z ，如果系统在 1 m s之内可以完成一次1 0 0 阶的F I R 滤波运算， 我们就认为这个系统满足实时性的 要 求 。如 果 采 样 率 提 高 到1 0 K H z ，那么实时性条件也相应提高， 系统必须在0 . 1 m s 内完成所有的运算。 需要注意， tp r o e s s还应当考虑各 种系统开销，包括中断的响应时间，数据的吞吐时间等。正确理解实时的概念是很重要的。 工程实现的原则是 “量体裁衣” ，即从工程的实际需要出发设
12、计系统，选择最合适的方案。对于 D S P 的工程实现而言，脱离系统的实时性要求，盲目选择高性能的 D S P 器件是不科学的，因为这意味着系统复杂度、 可靠性设计、 生产工艺、 开发时间、开发成本以及生产成本等方面不必要的开销。 从这个角度而言， 即使系统开发成功，整个工程项目可能仍然是失败的。嵌入式应用嵌入式应用对系统成本、体积和功耗等因素敏感。D S P 器件在这些方面都具有可比的优势，因此D S P器件特别适合嵌入式的实时数字信号处理应用。 反过来， 对于某一个具体的嵌入式的实时数字信号处理任务， D S P 却往往不是唯一的， 或者是最佳的解决方案。 我们看到， 越来越多的嵌入式R
13、I S C 处理器开始增强数字信号处理的功能；F P G A 厂商为 D S P 应用所做的努力一直没有停止过；针对某项特定应用的 A S I C /A S S P 器件的推出时间也越来越快。开发人员面临的问题是如何根据实际的应用需求客观地评价和选择处理器件。 表2 对给出了这些器件之间表2 嵌入式数字信号处理应用的实现方案比较的一些简要对比。从表中可以看出，D S P 实际上是一种比较折衷的解决方案。以媒体处理应用为例，现行的国际标准较多，包括 M P E G 1 / 2 / 4 、H 2 6 1 / 3 / 4等， 各种标准在一段时间内共存， 新的标准还在不断涌现。如果系统设计需要兼顾实现
14、性能和多标准的适应性，D S P 可能是一个较好的选择。但是， 如果应用比较固定， 对价格又特别敏感，采用专用的A S I C 芯片可能就会更加合适。算法是D S P 应用的核心随着D S P 器件的发展，D S P 系统开发的主要工作已经转向软件开发，软件开发将占据约8 0 的工作量， 必须引起足够的重视。另外， 在目前的现状条件下， 算法是我们核心知识产权的主要体现， 也是产品竞争力的主要因素。 因此在最后， 笔者仍然希望强调：算法是D S P 应用的核心。“D S P 的应用才刚刚开始，未来将遍及我们生活的各个角落” 。4 月2 3 日，T I 首席战略科学家 G e n e A .F
15、r a n t z 在北京的T I 亚洲开发者大会上宣布。他认为D S P 在消费电子( 例如语音识别) 与医学领域还有巨大的发展潜力。此图是 T I勾勒的应用领域与D S P的应用才刚刚开始D S P 速度的关系。值得说明的是，速度并不是考核 D S P 性能的唯一主要指标，还有使用效率、外围、成本、易用性、灵活性等指标。因此，还活跃着A D I 、 F r e e s c a l e ( 前M o t o r o l a 半导体部) 、 I n t e l 、 A l t e r a 等几十家公司，海阔鱼跃。2004.5社长兼总编 :邹大挺 出版顾问:熊晓鸽 出版总监:石超英 资深顾问:叶
16、钟灵 C o n s u l t a n t : Y e Z h o n g L i n g 韩汝水 C o n s u l t a n t : R . S . H a n 编委委员( 按姓氏笔划) 王正华王志华叶钟灵任晓敏李锦林来国柱 张 兴郑小龙赵良炳杨秀华俞忠钰姚剑清 胡觉新高 工莫大康梁合庆崔德勋韩汝水 魏俊奇魏 智 执行社长:陈秋娜 E x e c u t i v e P u b l i s h e r : M a r y C h e n 执行主编:王莹E x e c u t i v e E d i t o r : W a n g Y i n g 编辑部 ： 何金玉 李奥 康大 广告部 ： 马悦越( 主任) 王炳林( 编辑) 杜芳线 初本祥 发行部： 吕一农( 主任) 牟月琴 网络部 ： 高峰( 主任) 朱悦 出版部 ： 刘刚( 主任)
