数字电路设计

《数字电路设计》由会员分享，可在线阅读，更多相关《数字电路设计（19页珍藏版）》请在金锄头文库上搜索。

1、数 字 系 统 设 计实 验 报 告学学 生生 姓姓 名：名： * 学号：学号： * 学学 部部 （系）：（系）：信息科学与技术学部信息科学与技术学部 专专 业业 年年 级：级：通信工程通信工程 1目录目录1、MAX+PLUSII 10.2 软件使用及设计举例2启动 MAX+PLUSII 10.2 2设计一个全加器2电路图建立与连接2指定设计器件3保存文件并检查错误3创建符号文件32文本设计输入流程5Max+ plus 编译前设置5生成仿真文件6仿真7精确测量全加器的输入与输出波形的延迟72、EDA 实现多功能数字钟设计与仿真7实验目的7设计要求38工作原理8设计思想及步骤93、参考资料144

2、、实验心得及体会15MAX+PLUSII 10.2 软件使用及设计举例一、 启动 MAX+PLUSII 10.24二、 设计一个全加器1、电路图建立与连接2、指定设计器件53、保存文件并检查错误4、创建符号文件5、文本设计输入流程a、创建输入文件6b、指定设计器件7c、保存文件并检查错误6、Max+ plus 编译前设置7、生成仿真文件88、仿真9结果正确，但是有延迟9、精确测量全加器的输入与输出波形的延迟EDA 实现多功能数字钟设计与仿真一、一、 实验目的实验目的1. 掌握 VHDL 语言的基本运用；102. 掌握 Quartus的简单操作；3. 掌握一个基本 EDA 课程设计的操作。二、二

3、、 设计要求设计要求1. 设计一个数字计时器，可以完成 00:00:00 到 23:59:59 的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。2. 具体要求如下：1) 具有正确的时、分、秒计时功能。2) 分别由六个数码管显示时分秒的计时。3. 设计提高部分要求1) 时钟具有整点报时功能，当时钟计到 5951”时开始报时，在 51，53， 55，57，59 时报时频率为 512Hz,5959”时报时频率为 1KHz。2) 校时校分功能。3) 时段控制功能，路灯亮灭。4. 仿真与验证用 Quartus 软件对设计电路进行功能仿真，并下载到实验板上对其功能进

4、行验证。三、三、 工作原理工作原理根据数字钟的功能要求，就可以对数字钟按照功能进行模块划11分。数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分、星期提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。根据上述分析可画出数字时钟的组成框图如下：四、四、 设计思想及步骤：设计思想及步骤：首先，我们要实现主体电路的设计，完成基本的计时功能，这部分主要用计数器实现，接着，

5、完成一些扩展功能，这部分主要用verilog HDL语言实现。具体设计步骤和思想如下。首先创建工程，然后在这个工程中依次完成下面的设计。1.601.60进制计数器进制计数器 建立图形输入文件（.gdf），在其中画出60进制电路图，如下(file-new-block diagram/schematic file)12 对电路图进行编译，通过后建立波形仿真文件进行仿真，如下(file-new-vector waveform file) 波形仿真成功后，将电路图打包，建立60进制图模块，如下(file-create/update-create symble file for current file

6、)2.242.24进制计数器进制计数器以下设计模块与上述步骤基本相同：1 建立图形输入文件（.gdf），在其中画出24进制电路图，如下132 对电路图进行编译，通过后建立波形仿真文件进行仿真，如下3 波形仿真成功后，将电路图打包，建立60进制图模块，如下3.3.基本时钟（过程同上）基本时钟（过程同上）144.4.扩展功能电路实现扩展功能电路实现这部分的功能使用Verilog HDL语言实现较为方便，方法同上，仅仅是在第一步建立的文件不一样（.v），其他操作都一样。(file-new-verilog HDL file)1.1. 校时校分模块：校时校分模块： 2.2. 整点报时模块：整点报时模块：

7、153.3. 时段控制模块：时段控制模块：5.5.完整的多功能时钟完整的多功能时钟16注：这个实验是电子线路实验指导书上的参考资料：电子技术基础（数字部分第五版） ，康华光主编，高等教育出版社；电子线路实验设计仿真讲义，华中科技大学文华学院信息学部电子技术实验室编；实验 07_SSI 及 MAXPLUS 学习.ppt；17毕业设计：EDA 技术的多媒体生成，余立设计；百度文库：http:/ Quartus用法，更重要的是把理论和实际的距离变得更小了，让我们真实的体会到了动手操作与理论的差距。刚开始的时候对这个实验思路、方法不是很熟悉，软件也是没用过的，动起手来比较困难，有点停滞不前。记得第一次

8、课的时候，只能按照文档的指示步骤一步步做，稍有点与文档上不一样的就不知怎么办好。MAXPLUS 的使用这个实验做了好多次，熬了几次夜也没有做成功，其实任何一个实验都需要自己去摸索，任何的参考资料都只是一个参考，不能把它作为标准的模版，我很长时间无法做出来就是太相信老师和网上的参考资料，造成自己并没有思考，虽然只差最后一步，但是我依然不知道哪错了。还有，虽然资料与自己的动手有一些出入，但是我们在实验中还是要广泛的查看资料，在各种不同的方法中寻找最简洁的。这次的实验设计课程不仅检验了我们所学知识，跟教会我们如何去思考问题、如何去着手解决问题，对于整个事件，如何去分解成块的逐一解决，又如何将个片段联

9、系到一起组成整个事件。这些道理看似简单，似乎人人都会，可实际上却并非如此，只有到真的动手时我们才会发现，自己其实什么都不会，我们或许都能说出点18什么来，但做却是另外的景象。在平时上课时听老师讲是那么回事，实验资料上也是那么写的，貌似就是那么回事。但是，在我们自己动手做实验时会发现是错的，其实我们学习的时候很多时候只是了解一些表面的东西，而一个元件实际怎么工作的，我们很少去想它具体是怎么工作的，这也是实验对我们的必要性。对于本次实验，我深有体会。学好理论知识是为了我们的实际应用做准备，在真正实际应用时，要活学活用，深入思考，对于陌生的只适合要善于学习尽快了解。而且掌握理论知识只是动手操作的前提，并不是只要掌握理论就能操作好的，就说最简单的，给了我们 60 进制的电路图及设计步骤，让我们自己设计 24 进制的计数器，我硬是忙了几个小时，反复试验才算做出来了。理论上这只需要修改几个连线就可以的，可实际操作依然让我感到很难。这就是理论与实际的差距。其次，通过这次试验我还懂得了：遇到困难时先要自己想办法解决，最后实在不会时才去找别人帮忙，只有自己经过思考、自己解决了的困难才能让自己记忆犹新，也才算有收获。我们以后或许不用去设计数字时钟，或许不用使用MAXPLUS、Quartus软件，甚至都不会从事与电子有关的职业，但是从这次实验设计中学会的处理事情的方法却能应用于我们生活的各个方面。