计算机组成原理总复习N

上传人:jiups****uk12 文档编号:44685822 上传时间:2018-06-14 格式:PPT 页数:42 大小:116KB
返回 下载 相关 举报
计算机组成原理总复习N_第1页
第1页 / 共42页
计算机组成原理总复习N_第2页
第2页 / 共42页
计算机组成原理总复习N_第3页
第3页 / 共42页
计算机组成原理总复习N_第4页
第4页 / 共42页
计算机组成原理总复习N_第5页
第5页 / 共42页
点击查看更多>>
资源描述

《计算机组成原理总复习N》由会员分享,可在线阅读,更多相关《计算机组成原理总复习N(42页珍藏版)》请在金锄头文库上搜索。

1、计算机组成原理总复习第二章 运算方法和运算器1、进位逻辑:串、并行和分级同时进位的 基本逻辑形 态. 2、乘除运算的算法:补码一位乘、原码两 位乘、原码加/减交替除、补码加/减交替 除。 3、浮点运算流程。 4、基本概念:溢出及判断方法,对阶,规 格化(概念及实现方法)练习题 1、在原码加减交替除法中,( ) 余数为正商1 余数为正商0 余数与除数异号商1 余数与除数同号商0 2、在补码加减交替除法中,( ) 余数为正商1 余数为正商0 余数与除数同号商1 余数与除数同号商0 3、在浮点运算中,当尾数绝对值( )进行左 移规格化 大于1/2时, 小于1/2时, 大于1 时, 小于1时。4、在浮

2、点运算中,对阶操作是指( ) 小阶增大,尾数左移 小阶增大,尾数右移 大阶减小,尾数左移 大阶减小,尾数右移 5、分别写出并行进位和串行进位链中C3的逻辑 表达式。5、并行进位链时C3 = G3+P3G2+P3P2G1+P3P2P1C0 串行进位链时: C3= G3+P3C2C2= G3+P3C1C1= G3+P3C0 Gi = AiBi 、Pi = Ai+Bii = 1、2、3第三章 指令系统1、基本概念:指令系统,地址结构,寻址方式,隐地址,显地址 2、如何简化地址结构,如何减少地址字段的长度 3、I/O指令的设置,对I/O的编址方式:统一编址,单独编址。 4、常见寻址方式及其含义练习题1

3、、采用隐式I/O指令,是指用( )实现I/O操作。 I/O指令传送指令通道指令硬件自动 2、简化地址结构的办法是采用( ) 寄存器寻址寄存器间址变址寻址隐地址 3、将I/O设备与主存统一编址是指( ) 每台设备占一个地址码 每个外围接口占一个地址码 接口中的有关寄存器各占一地址码 每台外设一个主存储单元管理 4、减少地址长度的办法是采用( ) 。 寄存器寻址 直接存储器寻址 变址寻址 隐地址 5、指令格式中的地址结构是指( ) 指令中给出哪几个地址 采用哪几种寻址方式 指令本身是定字长还是变字长 各地址段占多少位第四章 中央处理器1、CPU组成(数据通路结构) 2、指令流成,操作时间表 3、基

4、本概念:同步控制与异步控制的含义和应用场合。控制字,状态字,程序状态字,主设备,从设 备。 4、组合逻辑控制与微程序控制(基本思想,优缺点, 应用场合) 5、主机与外设的信息传送方式(定义,应用场合)练习题1、微程序存放在( ) 堆栈中 主存中 控制存储器中 磁盘中 2、总线主设备是指( ) CPU 掌握总线权的设备 发送信息的设备 接收信息的设备 3、扩展同步总线( ) 无时钟周期划分 无总线周期划分 允许时钟周期长度可变 允许总线周期长度 可变 4、异步控制方式常用于( ) 微程序控制 存储器控制 内总线控制 系统总线控制 5、异步控制方式中操作的衔接是采用( )。 统一时钟控制 CPU控

5、制 应答方式控制 系统总线控制 6、什么是微程序控制方式,它有哪些优缺点? 7、什么是组合逻辑控制方式,它有哪些优缺点? 8、什么是同步控制,什么是异步控制,分别说明其 特点和应用场合? 9、试比较CPU内总线和系统总线在互连对象、信 号组成、时序控制等方面的不同之处?6、根据微命令编写微指令,控制一步操作 ,若干条微指令构成一段微程序解释执行 一条机器指令,微程序事先存放在控制存 储器中,执行时取出。优点: 1)、结构规整,便于实现设计自动化 2)、性能价格比高 3)、可靠性高 4)、易于修改,有利于指令功能的扩展 缺点: 速度慢,执行效率不高应用场合:用于速度要求不是很高的复杂机器中 ,

6、特别适用于系列机7、组合逻辑控制方式:综合化简产生微命令的 条件,形成逻辑式,用组合逻辑电路实现,由 微命令发生器在指定时间发出所需微命令,控 制相应操作。特点:速度快,设计不规整,不易修改。应用场合:用于高速,小规模机器中。8、同步控制方式 定义:各项操作由统一时序同步控制 特点 (1)有明显时序时间划分,节拍时间固定或 时钟周期固定 (2)、各操作间的衔接,各部件间的数据传 送受严格的同步定时控制 应用场合: CPU内部,设备或部件内部,系统总线控制异步控制方式 定义:各项操作按不同需要安排时间,不 受统一时序控制 特点: 无统一时钟周期划分,各操作间的衔接, 各部件的数据传送采用应答方式

7、。 优缺点: 时间安排紧凑,控制复杂 应用场合: 异步总线操作,速度差异大、时间不确定 、 远距离。9、CPU内总线连接的是:ALU和CPU内 部的各寄存器。传送的信号为数据,是 同步总线系统总线连接的是:计算机系统的各组 成部件,传送的信号有:地址信息,数 据信息,控制信息。时序控制方式可为 同步也可为异步。10、拟定指令流程与微命令序列 根据模型机数据通路结构,用寄存器传送语言 (如PC MAR)分别拟出下述指令的流程 。 1、传送指令 MOV X(R0) , -(SP) 2、转子指令 JSR (R2)+ 3、加法指令 ADD (R3) , (R1)10、MOV X(R0) , -(SP)

8、 FT0 :M IR,PC+1PC ST0 :PC MAR ST1:MMBRC ST2:PC+1PC ST3:R0+CMAR ST4:MMBRC DT0:SP-1SP、MAR ET0:CMBR ET1:MBRM ET2:PC MARJSR (R2)+ FT0 :M IR,PC+1PC ST0 :R2 MAR ST1:MMBRC ST2:R2 + 1 R2 ET0:SP-1SP、MAR ET1:PCMBR ET2:MBRM ET3:CPC、MAR10、ADD (R3) , (R1) FT0 :M IR,PC+1PC ST0 :R3 MAR ST1:MMBRC ST2:R3+1R3 ST3:C M

9、AR ST4:MMBRC DT0:R1 MAR DT1:MMBRD ET0:C+DMBR ET1:MBRM ET2:PC MAR第五章 存储系统1、半导体存储器的逻辑设计(芯片选择,地址分配,片选逻辑,连结图) 2、基本概念:动态存储器,静态存储器刷新和再生,刷新的几种方式。 3、磁记录方式,磁表面存储器的技术指标,寻址信息 4、奇/偶校验,海明校验,循环校验。(编码方法及应用)。例题1、动态RAM的特点是( ) 工作中存储内容会发生变化工作中面动态改变访 存地址每次读出,需重写一次每隔一时间,需 按行读一遍 一、简答题 1、动态存储器为什么要刷新?集中、分散、异步三 种刷新方式如何安排刷新周

10、期? 2、什么是随机存取方式?什么是直接存取方式?下 列存储器中,哪些属于随机存取存储器?哪些属于 直接存取存储器?光盘、堆栈、磁带、RAM、磁盘、ROM1、集中刷新:在2ms内集中安排所有刷新周期分散刷新:将各刷新周期分散安排在各存取周期 中。 异步刷新:将各刷新周期分散安排在2ms内按行 数决定2ms内需安排的刷新周期数。 2、随机访问M:可按地址访问任一存储单元, 访问时间与单元所在位置无关。直接访问存储器(DAM):访问时先将读/写 部件直接指向某一个小区域,再在该区域中顺 序查找。访问时间与数据所在位置有关属随机访问的存储器有:堆栈、ROM、RAM属直接访问的存储器有:磁盘、光盘二、

11、存储器设计 1、地址总线A15A0(低),数据总线D7D0(低), 读/写线R/W,片 选低电平有效。存储器地址空间 为0000H27FFH,按字节编址。其中 0000H0FFFH为ROM区,选用EPROM芯片( 4KX4位/片);1000H27FFH为RAM区,选用 SRAM芯片(2KX8位/片)。 、根据存储器容量,EPROM芯片和SRAM芯片各 需多少片? 、各芯片应分别连入哪几根地址线? 、设置几个片选信号?写出各片选信号的逻辑式 、画出存储器框图 二、1、ROM容量为4K,需用2片EPROM RAM容量为6K,需用3片SRAM芯片。 芯片接入地址为: EPROM:A11 A0 SRA

12、M:A10A0 需要4个片选信号,分别为: EPROM,CS0:A13A12,SRAM,CS1:A13A12A11 CS2:A13A12A11, CS3:A13A12A112、地址总线A15A0(低),数据总线D7D0(低), 读/写线R/W。存储器地址空间为1000H57FFH, 按字节编址。其中1000H2FFFH为ROM区,选用 EPROM芯片(4KX4位/片);3000H57FFH为 RAM区,选用DRAM芯片(4KX4和2KX8位/片) 。 、根据存储器容量,EPROM芯片和SRAM芯片各 需多少片? 、各芯片应分别连入哪几根地址线? 、设置几个片选信号?写出各片选信号的逻辑式 、采

13、用异步刷新方式,若每块DRAM芯片按64行 X32列排列,各DRAM芯片同时刷新,则刷新各行 的间隔时间为多少微秒? 2、ROM容量为:8K,需EPROM芯片4片RAM容量为:10,需4KX4的芯片4片,2KX8的 芯片1片各芯片的接入地址为:EPROM:A11A0DRAM:4KX4:A11A0,2KX8:A10A0需5个片选信号:CS0 :A14A13A12, CS1 :A14A13A12, CS2:A14A13A12, CS3 :A14A13A12, CS4 :A14A13A12A11第六章 输入/输出设备1、CRT显示器成像原理,字符与图形两种显示 方式下,屏幕显示与缓存对应关系。缓存内

14、容容量计算同步计算器的设置和分频关系缓存中的信息如何转换为屏幕上的字符或图形 2、打印机字符发生器在打印机中与显示器中有 什么不同例题1、字符工作方式下CRT显示器访问显存是在( ) 一个字符计数循环后一个点计数循环后 一个行计数循环后 一个线计数循环后 7、CRT显示器工作于字符显示方式时,显示缓存中 存放的内容是( )。 字符的点阵代码 字符显示位置的行、 列号 字符的编码 字符表中的序号2、显示器设置某CRT图形显示器,其分辨率为720X360线。 显存VRAM的内容是什么?单色显示时容量有多少 字节?4色显示时容量有多少字节? 需设置几个同步计数器?单色显示时各计数器分频关系如何安排(

15、可以考虑回扫及屏 幕边缘过量扫描所需的时间)? 何时访问VRAM?何时发一次水平同步 信号?何时发一次垂直同步信号? 3、某CRT字符显示器,每帧可显示25行 X40字符,每个字符采用横5X纵8点阵, 字符间横向间距2点,行间间距5 点,则 应设置哪些计数器,各计数器的分值为 多少? 第七章 输入/输出系统1、基本概念:接口分类,总线定义和分类,中断定 义和应用,DMA定义和应用。 2、中断接口的组成、设计及中断全过程(请求、判优、响应、处理) 3、磁盘调用过程(DMA方式:三个阶段)。例题 1、中断向量表存放( )。 向量地址 转移地址 返回地址 中断服务程序入口地址 2、CPU响应中断请求是在(

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号