《集成电路cad课程设计》由会员分享，可在线阅读，更多相关《集成电路cad课程设计（16页珍藏版）》请在金锄头文库上搜索。
1、1集成电路集成电路 CAD 课程设计指导书课程设计指导书一、目的和要求一、目的和要求课程设计是教学中的一个重要环节，对学生来说是一次工程技术工作的锻炼，通过课程设计，学生不仅可以系统地复习、巩固本课程的基本知识，而且还可以学到解决工程实际问题的方法。通过课程设计，学生应达到以下要求：1. 掌握集成电路版图设计流程；2. 掌握 6S06DPDM 工艺流程和版图几何设计规则；3. 掌握九天系统 ZeniPDT 设计流程和 ZeniVER 验证流程；4. 熟练使用 ZeniPDT 版图编辑器和 ZeniVER 验证工具；5. 熟练绘制基本门电路和宏单元的版图。6. 撰写总结报告总结报告是学生对课程设
2、计全过程的系统总结，学生应按规定的格式编写设计说明书，说明书的主要内容有：课题名称设计任务和要求。方案选择与论证。对过程中出现的问题进行分析，并说明解决的措施。收获体会、存在的问题和进一步的改进意见等。二、主要内容二、主要内容1. CMOS 传输门主从结构 D 触发器的版图设计；2. 输入保护电路的版图设计；3. 驱动输出单元的版图设计。三、设计软件三、设计软件1、ZeniPDT 和 ZeniVERI；2、Exceed 登陆工具。2四、成绩评定成绩评定课程设计结束后，教师将根据以下几方面来评定成绩：1、设计方案的正确性与合理性。2、能较好地掌握和使用版图设计工具，具备分析解决问题的能力以及创新
3、能力等。3、总结报告。4、答辩情况（方案的论证和回答问题的情况） 。5、设计过程中的学习态度、工作作风和科学精神。附录 1、 6S06DPDM 工艺版图几何设计规则附录 2、ZeniPDT 设计流程附录 3、ZeniVER 验证流程附录 4、CMOS 传输门主从结构 D 触发器电路图附录 5、输入保护电路附录 6、输出电路3附录附录 1、6S06DPDM 工艺版图几何设计规则工艺版图几何设计规则一、工艺介绍 Process Name : 6S06DPDM-CT01 Technology : 0.6um Number of Poly Layers : 2 Number of Metal Laye
4、rs : 2 Process Description : Generic 0.6um Si Gate CMOS Twin well double poly double metal process Poly Gate Type : poly only Gate Voltage Type : 5V/3.3V二、层次图示4三、几何设计规则 1 N阱编号描述尺寸（um）8.1.1N阱最小宽度3.08.1.2N阱最小间距4.8不同电位8.1.3N阱最小间距1.5相同电位8.1.4N阱内N阱覆盖N+有源区0.48.1.5N阱到N阱外N+有源区的距离1.88.1.6N阱内N阱覆盖P+有源区1.88.1.7
5、N阱到N阱外P+有源区的距离0.452、有源区编号描述尺寸（um）8.2.1有源区最小宽度0.6互连8.2.2有源区最小宽度0.8沟道宽度8.2.3有源区最小间距1.263、多晶硅1编号描述尺寸（um）8.4.1多晶硅1最小宽度0.68.4.2多晶硅1最小间距0.758.4.3用于N沟多晶硅1最小宽度0.68.4.4用于P沟多晶硅1最小宽度0.68.4.5栅伸出有源区的露头0.68.4.6多晶硅1到有源区的间距0.38.4.7有源区对关联栅的覆盖0.774、多晶硅2编号描述尺寸（um）8.6.1用于电容的多晶硅2最小宽度1.2用作电容上电极8.6.2电容下电极上的最小间距1.08.6.3多晶硅
6、2到有源区的最小间距0.58.6.48.6.58.6.6多晶硅2不能与有源区相交8.6.7多晶硅2最小宽度0.8互连8.6.8多晶硅2最小宽度1.0用作电阻8.6.9多晶硅2不能用作栅85、N+/ P+扩散层编号描述尺寸（um）8.7.1/8.8.1N+/P+最小宽度0.98.7.2/8.8.2N+/P+最小间距0.98.7.3/8.8.3N+/P+覆盖有源区0.58.7.4/8.8.4N+/P+与有源区的距离0.758.7.5/8.8.5N+/+P与N/P沟多晶硅栅的距离0.75 N+、P+不能相交，可相切96、接触孔编号描述尺寸（um）8.9.1接触孔尺寸0.6*0.6一般取最小8.9.2
7、最小间距0.78.9.3有源区覆盖接触孔0.48.9.4多晶硅1覆盖接触孔0.48.9.5多晶硅 2 覆盖接触孔0.48.9.6有源区接触孔与多晶硅1栅的间距0.68.9.7多晶硅1/2上接触孔与有源区的间距0.6108.9.8多晶硅1上接触孔与多晶硅2的间距1.88.9.9栅区上不能有接触孔7、金属层1编号描述尺寸（um）8.10.1最小宽度0.98.10.2最小间距0.88.10.3金属层1覆盖接触孔0.3118、通孔编号描述尺寸（um）8.11.1最小宽度0.7*0.7一般取最小8.11.2最小间距0.88.11.3通孔不能放在有源区上8.11.4通孔与接触孔不能相交128.11.5通孔
8、不能放在多晶硅电容上8.11.6通孔不能放在多晶硅栅上8.11.7金属层 1 覆盖通孔0.48.11.8金属层 2 覆盖通孔0.48.11.9通孔与接触孔间距0.59、金属层2编号描述尺寸（um）8.12.1最小宽度0.98.12.2最小间距0.88.12.3金属层2覆盖通孔0.48.12.4宽金属层 2 的间距1.510um138.12.5弯脚间距及弯角与 45 度斜线间距满足最小间距8.12.6电源与地总线避免 90 度拐角10、焊盘编号描述尺寸（um）最小宽度90 最小间距35 金属层2覆盖焊盘5.0 焊盘与有源层间距25 焊盘与多晶硅间距25 焊盘与金属层间距25 焊盘与保护环间距25
9、附录附录 2、ZeniPDT 设计流程图设计流程图写出读入建库个人化 设置设置环境版图数据库层次化编辑版版图图验验证证 Z Ze en ni iV VE ER RI I标标准准格格式式 版版图图数数据据 G GD DS S、C CI IF F等等14附录附录 3、ZeniVER 验证流程图验证流程图ZeniVER 具体操作流程：具体操作流程：版图数据 （GDSII等标准格式 或Zeni格式）电路网表 （Spice格式）验证文件 （Dracula 或Zeni格式）版图验证网表格 式转换验证报告ZeniVERI 集成验证环境Z Ze en ni iP PD DT T验证结束通过 有错误15附录附录
10、 4、CMOS 传输门主从结构传输门主从结构 D 触发器电路图触发器电路图16DCPCPCPCPCPCPCPCPTG1TG4TG2TG3G1G2G3G4QQ主触发器从触发器SRRSD 为数据端； CP 为时钟信号； S 为异步置位端； R 为异步复位端； Q 为输出端； TG1、TG2、 TG3、 TG4：传输门；（W/L）N、P=（2um/0.6um） G1、G2、G3、G4：二输入端与非门，尺寸见下图。附录附录 5、输入保护电路、输入保护电路17焊盘尺寸：90um*90um；电阻 R：阻值为 5001K，采用多晶硅 2 画；D1、D2： PN 结二极管（面积大小 500um2）或 MOS 二极管(漏区面积 600um2 )。附录附录 6、输出电路、输出电路PMOS 管尺寸：W=200um 、L=0.6um； NMOS 管尺寸：W=80um 、L=0.6um； 版图采用多栅并联结构，漏源区的金属引线设计成叉指状结构（单个 PMOS 的最大 栅宽为 20um，单个 NMOS 的最大栅宽为 8um） ； 大管子的驱动采用逐级驱动：
