《RS编码FPGA毕业设计》由会员分享，可在线阅读，更多相关《RS编码FPGA毕业设计（61页珍藏版）》请在金锄头文库上搜索。
1、内蒙古科技大学毕业设计说明书（毕业论文）I摘摘 要要RS 码是多进制的 BCH 码，经过长期的发展后，RS 编码的原理和编码技术已经十分成熟，具有同时纠正突发错误与随机错误的优点，以纠正突发错误尤为突出。广泛的应用于深空通信、卫星通信、数据传输、数据存储、移动通信、文件传输，数字音频和视频传输。本论文以 RS(7,3)码为例，深入研究了 RS 码的原理，性质，编码方法。使用Verilog HDL 语言和 Quartus6.0 软件，建立 RS 编码模块，并搭建编码系统进行了仿真，得到正确的仿真波形图以及对波形图的仿真分析。在此基础上利用 Altera 公司芯片型号为 FLEX 10K20RC2
2、08-4 的 FPGA 下载编码系统，验证了 RS 编码结果的正确性，能将这一结果应用于实际的通信中。关键词：关键词： RS 码；编码系统；仿真分析；FPGA；内蒙古科技大学毕业设计说明书（毕业论文）IIRealization of RS Code Based on FPGA AbstractRS code is the BCH code of multi-systerm, after a long time of development, the theory and technology of RS code has been rather mature that it can recti
3、fy burst error and random error at the same time, especially burst error. It is widely used in deep space communication, satellite communication, data transmission and saving, mobile communication, document transmission, digital audio and video transmission.This paper takes RS(7,3) code as an exampl
4、e, studies deeply in RS code theory, characteristic and the code method. Uses Verilog HDL language and Quartus II 6.0 software to establish the emulation of setting up the code system and the emulating analysis, and finally obtains the right emulating oscillograph trace and the emulating analysis of
5、 oscillograph trace, on the basis of all the conditions, using the chip FLEX 10K20RC208-4 of Altera corporation, downloading the code to achieve the obtainment of the right result from the code, through this result to achieve the goal of utilizing it into actual communication. Key words: RS code; co
6、de system; emulating analysis; FPGA; 内蒙古科技大学毕业设计说明书（毕业论文）III目录目录摘要 .IAbstract.II第一章 FPGA 及信道编码的发展.11.1 序言.11.2 FPGA 的发展历程.11.2.1 FLEX 10K 嵌入式可编程逻辑器件简介.21.3 FPGA 的发展趋势.21.4 信道编码的发展.31.4.1 信道编码的原因.31.4.2 信道编码的定义和分类.31.5 信道编码定理及其发展.41.5.1 信道编码定理.41.5.2 信道编码的发展.51.5.3 信道编码的应用.7第二章 RS 编码原理和算法.102.1 RS 码的
7、相关代数理论.102.1.1 有限域.102.1.2 扩展域 GF(2m)中的加减法和乘法.112.1.3 有限域的本原多项式.122.2 RS 码及相关算法.132.2.1 RS 码.132.2.2 RS 编码.132.2.3 RS 编码的算法.15第三章 Verilog HDL 语言和 Quartus II 6.0 软件简介.173.1 Verilog HDL 语言简介 .173.2 Quartus II 6.0 软件的使用 .18第四章 利用 FPGA 实现 RS 编码.234.1 设计思想.234.2 模块的搭建与仿真分析.23内蒙古科技大学毕业设计说明书（毕业论文）IV4.2.1 RS(7,3)编码模块 rs_recode 的仿真.234.2.2 高频分频器模块 fp 的仿真 .264.2.3 编码模块和高频分频器模块在 FPGA 上的管脚分配.264.2.4 FPGA 试验箱硬件设备的安装.284.2.5 在 FPGA
