《基于fpga的嵌入式系统设计 刘明章》由会员分享，可在线阅读，更多相关《基于fpga的嵌入式系统设计 刘明章（9页珍藏版）》请在金锄头文库上搜索。
1、基于基于 FPGAFPGA 的嵌入式系统设计的嵌入式系统设计 刘明章刘明章作 者：刘明章 主编出 版 社：国防工业出版社出版时间：2007-9-1内容简介本书首先介绍 FPGA 技术的一般概念及其发展历程，透彻分析了嵌入式系统的概念，着重介绍了目前炙手可热的嵌入式系统设计及其在电子工程领域中正被日益广泛应用的 SOPC（片上可编程系统）解决方案及其技术。本书内容包括：FPGA 与嵌入式系统的一般概念；主流硬件描述语言 VerilogHDL 和 VHDL 的介绍；FPGA 主要设计流程中各个环节中最优秀的工具使用向导；从原理上设计一个 RISC CPU；着重介绍SOPC 技术中的最流行的两个嵌入
2、式 CPU 软核 NIOS 和 NIOS II 的设计向导，以及与其紧密相关的操作系统的移植和系统的编程和配置技术；深入地剖析了往往被广大设计者所忽略的 FPGA 嵌入式系统设计的同步设计问题，并且以两个非常典型的实例进行说明；同时也对 PicoBlaze 处理器 IP 核的开发与应用进行了介绍。本书立足于实践，可以作为电子类各专业本科生和研究生的教学用书，也可供电子类相关领域工程技术人员以及电子工程类各专业学生参考。目录第 1 章 概述1.1 EDA 技术及其特征1.1.1 EDA 技术基本概念1.1.2 EDA 技术实现目标1.1.3 EDA 技术的特征1.1.4 EDA 的基本工具1.2
3、 EDA 技术的发展历程1.3 FPGA 与 CPLD 简介1.3.1 引言1.3.2 早期的 PLD1.3.3 CPLD 简介1.3.4 FPGA 简介1.3.5 其他类型的 FPGA 和 PLD1.3.6 选择 CPLD 还是 FPGA? 1.4 EDA 技术中几个重要的概念第 2 章 常用的 FPGA 与嵌入式系统器件2.1 PLD 厂商概述2.2 Altera 公司器件2.2.1 主流 PLD 产品2.2.2 主流 FPGA 产品2.2.3 FPGA 配置芯片2.2.4 Nois软处理器2.3 Xilinx 公司器件2.3.1 主流 PLD 产品2.3.2 主流 FPGA 产品2.4
4、Lattice 公司器件2.4.1 主流 PLD 产品2.4.2 主流 FPGA 产品2.4.3 数模混合产品2.5 Actel 公司器件2.6 QuickLogic 公司器件第 3 章 硬件描述教程3.1 HDL 的现状与发展3.1.1 HDL 发展状况3.1.2 几种代表性的 HDL 语言3.1.3 各种 HDL 的体系结构和设计方法3.1.4 目前可取可行的策略和方式3.1.5 国内发展的战略选择3.2 Verilog 语言3.2.1 Verilog 语言要素3.2.2 Verilog 表达式3.2.3 模块3.2.4 延迟3.2.5 数据流描述方式3.2.6 结构化描述方式3.2.7
5、混合设计描述方式3.2.8 设计模拟3.2.9 行为描述方式3.3 VHDL 3.3.1 VHDL 的基本结构3.3.2 VHDL 的设计实体3.3.3 VHDL 中的对象和数据类型3.3.4 行为描述3.3.5 结构描述3.4 Vetilog 与 VHDL 比较3.5 HDL 编程风格3.5.1 文件头和修订列表3.5.2 命名规则3.5.3 HDL 编码指导3.5.4 Verilog 编码指导原则3.5.5 VHDL 代码指导原则第 4 章 FPGA 设计工具介绍4.1 Quartus综合 IDE 的使用4.1.1 顶层 VHDL 文件设计4.1.2 正弦信号数据 ROM 定制 4.2 D
6、SP Builder 设计向导4.2.1 可控正弦信号发生器设计4.2.2 MATLAB 窗口使用嵌入式逻辑分析仪 SignalTap(自动设计流程)4.3 使用 ModelSim 进行设计仿真4.3.1 启动 ModelSim4.3.2 建立仿真工程项目4.3.3 编辑仿真4.3.4 装载仿真模块和仿真库4.3.5 执行仿真第 5 章 FPGA 与嵌入式系统5.1 嵌人式系统的定义与发展历史5.1.1 现代计算机的技术发展5.1.2 嵌入式系统的定义与特点5.1.3 嵌入式系统的独立发展道路5.1.4 嵌入式系统的两种应用模式5.2 嵌入式系统的基本特征5.2.1 嵌入式系统工业是不可垄断的
7、高度分散的工业5.2.2 嵌入式系统具有的产品特征5.2.3 嵌入式系统软件的特征5.2.4 嵌入式系统需要专用开发工具和环境5.2.5 嵌入式系统软件需要 RTOS 开发平台5.3 嵌入式系统的基本组成5.4 嵌入式处理器的分类5.4.1 嵌入式微处理器5.4.2 嵌入式微控制器5.4.3 嵌入式 DSP 处理器5.4.4 嵌入式片上系统5.4.5 RTOS5.5 FPGA 在嵌入式系统中的地位和作用5.5.1 在 FPGA 中实现 RISC 处理器内核5.5.2 在 FPGA 中实现高速 DSP 算法5.5.3 在 FPGA 中嵌入 ASIC 模块5.5.4 在 FPGA 中实现数字 IP
8、 Core5.6 基于 FPGA 的嵌入式系统设计方法第 6 章 IP 内核复用与 SoC 和 SOPC6.1 IP 内核基本概念与现状6.1.1 IP 内核基本概念6.1.2 IP 内核产业的三类主体6.1.3 设计复用相关的组织6.1.4 IP 内核的现状6.2 Soc 单片系统6.2.1 CoreConnect 总线6.2.2 AMBA 总线6.2.3 Wishbone 总线6.3 SOPC 及其技术6.3.1 基于 FPGA 嵌入 IP 硬核的 SOPC 系统6.3.2 基于 FPGA 嵌入 IP 软核的 SOPC 系统6.3.3 基于 HardCopy 技术的 SOPC 系统6.4
9、基于 FPGA 和 SOPC 技术的处理器6.5 基于 FPGA 和 SOPC 技术的 DSP6.6 FFT MegaCore 核函数6.6.1 FFT MegaCore 核函数简介6.6.2 FFT MegaCore 核函数的应用6.6.3 FFT MegaCore 核函数规范第 7 章 简化 RISC CPU 设计7.1 RISC CPU 结构7.1.1 时钟发生器7.1.2 指令寄存器7.1.3 累加器7.1.4 算术运算器7.1.5 数据控制器7.1.6 地址多路器7.1.7 程序计数器7.1.8 状态控制器7.1.9 外围模块7.2 RISC CPU 寻址方式和指令系统7.3 RIS
10、C CPU 模块的调试7.3.1 RISC CPU 模块的前仿真7.3.2 RISC CPU 模块的综合7.3.3 RISC CPU 模块的优化与布局布线第 8 章 Nios 嵌入式系统开发向导8.1 Nios 软硬件开发流程8.2 Nios 硬件开发流程8.2.1 新建 SOPC 设计项目8.2.2 基本 SOPC 系统介绍8.2.3 加入 Nios CPU Core8.2.4 加入 boot-monitor-rom8.2.5 加入 UART8.2.6 加入 Timer 8.2.7 加入 Button PIO8.2.8 加入 Led PIO8.2.9 加入数码管 PIO8.2.10 加入 A
11、valon 三态总线桥8.2.11 加入 SRAM8.2.12 加入 Flash8.2.13 Flash ROM 锁定地址8.2.14 调整所有存储器的地址8.3 SOPC 整体系统生成8.4 Nios 硬件系统生成8.4.1 设置编译 SOlPC 系统8.4.2 下载完成8.5 MicroCOS-在 NiOs 上的移植8.5.1 MicroCOS-简介8.5.2 MicroCOS-的移植8.5.3 NioS 处理器8.5.4 移植工作8.5.5 内核测试8.6 Nios 软核处理器的 uClinux 的移植8.6.1 引导程序 UboOt 的移植8.6.2 uClinux 移植第 9 章 N
12、ios与嵌入式操作系统移植9.1 Nios简介9.1.1 Nios处理器的特点9.1.2 Nios处理器的优点9.1.3 Nics处理器的系统组成9.2 Nios快速入门9.2.1 建立 NioS系统 9.2.2 编写程序9.2.3 编译整个项目 9.2.4 下载与测试9.3 在 Nios上运行 MicroCOS-程序9.3.1 软硬件要求9.3.2 软硬件设计文件9.3.3 MicroCOS工程设计第 10 章 PieoBlaze 处理器 IP Core 的原理与应用10.1 概述10.2 PicoBlaze 原理与结构分析10.3 PicoBlaze 的指令集和调试器10.4 PicoBl
13、aze 的应用系统设计第 11 章 FPGA 在嵌入式系统应用中的配置11.1 配置的基本概念11.1.1 FPGA 配置的必要性11.1.2 FPGA 配置种类11.1.3 FPGA 器件的配置方式和配置文件11.2 PS 配置11.2.1 PS 配置基本概念11.2.2 配置电路结构和原理11.2.3 软件设计11.3 采用单片机的配置方法11.3.1 PLD 的配置原理11.3.2 用 WINBOND78E58 单片机配置 PLD 11.4 基于 EPM7128 的主动和被动配置11.4.1 时钟驱动模块设计11.4.2 地址指针模块11.4.3 移位寄存器模块11.4.4 数据计数器模
14、块11.4.5 复位计数器模块11.4.6 配置控制器模块第 12 章 嵌入式系统 FPGA 同步设计12.1 建立时间与保持时间12.2 如何提高同步系统中的工作时钟12.2.1 通过改变走线的方式来减小延时12.2.2 通过拆分组合逻辑的方法来减小延时 12.2.3 不同时钟域之间的同步12.3 FPGA 内部时钟处理的常见设计方法12.3.1 倍频12.3.2 分频12.3.3 Xilinx 器件、Altera 器件对差分时钟输入的不同处理12.4 案例一：异步 FIFO 的设计12.4.1 异步 FIFO 的设计原理12.4.2 采用格雷码进行异步 FIFO 的设计12.4.3 异步 FIFO 的结构组成 12.4.4 异步 FIFO 的 HDL 实现12.4.5 异步 FIFO 的仿真与 RTL 级电路结构12.5 案例二：交织器与反交织器的设计12.5.1 交织的基本思想12.5.2 矩阵转置法交织12.5.3 采用 FSM 设计交织器12.5.4 影响交织器时钟因素的探讨
