《基于IBIS模型的源端等效阻抗估计-Matlab方法》由会员分享，可在线阅读，更多相关《基于IBIS模型的源端等效阻抗估计-Matlab方法（5页珍藏版）》请在金锄头文库上搜索。
1、基于基于 IBIS 模型的源端等效阻抗估计模型的源端等效阻抗估计前言（背景）前言（背景）某个大公司的一个设计中，由于代码有 bug，导致互联的两个管脚同时输出，一个管 脚输出高，另一个管脚输出低。这样一来，这个信号的电平为半高电平，会导致不稳定的 情况出现，是要坚决杜绝的。对于普通的硬件/逻辑工程师来说，这个不难理解。但是，对 方公司要求提供半高电平的范围，以及对应的源端等效阻抗。相关的硬件工程师也解释了 要用这个值评估风险，所以这个要求也不是无理取闹。 对于器件厂家来说，不可能提供这种异常情况的数值，更不可能提供内部电路图。只 好决定自己去做。再从头学习硬件的相关软件太晚了，幸好熟悉 Mat
2、lab，就用 Matlab 做 了。1、读取、读取 IBIS 模型模型首先第一步是要查找资料，确认 IBIS 模型相关概念，略过。然后从厂家提供的 IBIS 数 据中，找到和本设计对应的 IBIS 模型。本设计中的模型为 lvc330s080baaaaaaaou，如下： |* | Model lvc330s080baaaaaaaou |* | Model lvc330s080baaaaaaaou Model_type Output Polarity Non-Inverting Enable Active-Low Vmeas = 1.650000V Cref = 0.0F Rref = 1.00
3、0000M Vref = 0.0V C_comp 2.68pF 2.54pF 2.92pF | | Temperature Range 25.000000 0.105000k -40.000000 Voltage Range 3.300000V 3.140000V 3.470000V Pulldown |Voltage I(typ) I(min) I(max) | -3.30 -28.138357mA -21.072155mA -29.965878mA-3.20 -28.037520mA -20.996282mA -29.857434mA-3.10 -27.936683mA -20.92041
4、0mA -29.748990mA-3.00 -27.835846mA -20.844538mA -29.640546mA然后把数据读到 Matlab 里面，得到 V/I 曲线，如下图。当然 Pull-down 和 Pull-up 模型 都需要。可以得到 3 条曲线，典型值，最大值和最小值。-4-202468-30-20-100102030I-V Curve, PullDownVmAItype Imin Imax-4-202468-30-20-100102030405060I-V Curve, PullUpVmAItype Imin Imax2、计算等效阻抗、计算等效阻抗有了 V/I 曲线，求曲
5、线的导数即为等效阻抗。IBIS 模型的电压范围为-VCCIO2*VCCIO。 实际工作中，对于 LVCMOS3.3V 标准来说，输出低电平的范围为 0V0.8V，输出高电平的范 围为 2V3.3V，为简单起见，取 2.5V3.3V。也就是说，只考察电流电压在标准范围内的等效阻抗。如下图：123456720253035404550equivalent impedance 00.8V, pull-downindex nohm123456720253035404550equivalent impedance - 2.53.3V, pull-upindex nohm由图可见，等效阻抗都小于 50 oh
6、m，对于 LVCMOS 标准来说，电流很小，真正的等效 阻抗都会小于 30ohm。一个意外收获就是我突然想明白了为什么某牛逼的公司，硬件有个 强制规范就是单端时钟信号的源端要串接一个 22 ohm 或者 33 ohm 的电阻。因为大多数情况下，电路都是分布式参数，而不能按照集总参数考虑，这样就有一个传输线的概念。而 PCB 的传输线基本都是按照 50 ohm 匹配设计的。而器件的等效阻抗加上外面这个串阻，也 接近 50 ohm，容易实现阻抗匹配。这是按照设计的思路解释的。另外一个考虑就是，万一 信号完整性不好，可以调整源端阻抗以改善信号完整性。3、半高电平的范围、半高电平的范围两端同时有输出，
7、并且一个驱动为高，另一个驱动为低，这与 IBIS 模型的并不一致。 先假设 IBIS 模型适用该应用场景（硬件高手能否确认这个事情？） 。那么，在同一个坐标系 下画出 pull-down，和 pull-up 曲线范围，二者所围成的区域就是半高电平，以及相应电流 的可能取值范围。由于 pull-up 模型是参考 VCCIO 的，因此需要用 VCCIO-Vref 来校正。同时， 不用考虑电流流向，统一用正的，因此也要对 pull-up 模型的电流进行取反。这样，就可以 在同一个坐标系下画出 pull-up 和 pull-down 的曲线，如下：0510152025-4-202468mAV其所围成区域的细节如下：16.51717.5181.51.61.71.81.922.12.22.32.4mAV由此可见，半高电平的电压范围为 1.65V2.28V，电流范围为 16.8mA17.8mA。电压值 与实测值一致！电流范围比较安全，不会导致器件损坏。结论结论IBIS 模型包含了 IO 行为的绝大部分信息，可以满足绝大部分应用需求（少数更高要求 的需要用 spice 模型） 。除了满足仿真波形，信号完整性等常规应用场景外，也可以大致估 算内阻的等效阻抗等。 需要说明的是，这里的内阻并不是一个实际的电阻，而是根据 V/I 参数，估算其等效 的阻抗。所以本文一直不提电阻。
