自动化面试模拟试题

《自动化面试模拟试题》由会员分享，可在线阅读，更多相关《自动化面试模拟试题（22页珍藏版）》请在金锄头文库上搜索。

1、自动化面试模拟试题自动化面试模拟试题自动化面试模拟试题-从网上搜了好久,搞出点成果,和大家分享。问了几个同学,专业面试的时候也问到类似的,所以还是有点参考价值的,希望大家都能用得着。自动化学院的每个方向,比如双控,电路系统等等侧重点学科并不完全相同,所以大家有重点的看看,毕竟找到的资料还是挺繁多的,时间有限。(上半部分是试题,最下面是答案,但是不全)自动化面试题模拟电路1、 基尔霍夫定理的内容是什么?(仕兰微电子)基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式(

2、C=S/4kd)。(未知)3、最基本的如三极管曲线特性。(未知)4、描述反馈电路的概念,列举他们的应用。(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器)

3、,优缺 点,特别是广泛采用差分结构的原因。(未知)10、给出一差分电路,告诉其输出电压 Y+和 Y-,求共模分量和差模分量。(未知)11、画差放的两个输入管。(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。(仕兰微电子)13、用运算放大器组成一个 10 倍的放大器。(未知)14、给出一个简单电路,让你分析输出电压的特性(就是个积分电路),并求输出端某点的 rise/fall 时间。(Infineon 笔试试题)15、电阻 R 和电容 C 串联,输入电压为 R 和 C 之间的电压,输出电压分别为 C 上电压和 R 上电压,要求制这两种电路输入电压

4、的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。当 RCq,还有 clock 的 delay,写出决定 最大时钟的因素,同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)18、说说静态、动态时序模拟的优缺点。(威盛 VIA 2003.11.06 上海笔试试题)19、一个四级的 Mux,其中第二级信号为关键信号 如何改善timing。(威盛 VIA2003.11.06 上海笔试试题)20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,使得输出依赖于关键路径。(未知) 21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优

5、 点),全加器等等。(未知)22、卡诺图写出逻辑表达使。(威盛 VIA 2003.11.06 上海笔试试题)23、化简 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each seg

6、ment of the transfer curve? (威盛笔试题 c ircuit design-beijing-03.11.09)25、To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大?(仕兰微电子)27、用 mos 管搭出一个二输入与非门。(扬智电子笔试)28、please draw the transisto

7、r level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay tim e)。(威盛笔试题circuit design-beijing-03.11.09)29、画出 NOT,NAND,NOR 的符号,真值表,还有 transistor level 的电路。(Infineon 笔试 )30、画出 CMOS 的图,画出 tow-to-one mux gate。(威盛 VIA 2003.11.06 上海笔试试题)31、

8、用一个二选一 mux 和一个 inv 实现异或。(飞利浦-大唐笔试)32、画出 Y=A*B+C 的 cmos 电路图。(科广试题)33、用逻辑们和 cmos 电路实现 ab+cd。(飞利浦-大唐笔试)34、画出 CMOS 电路的晶体管级电路图,实现 Y=A*B+C(D+E)。(仕兰微电子)35、利用 4 选 1 实现 F(x,y,z)=xz+yz 。(未知)36、给一个表达式 f=xxxx+xxxx+xxxxx+xxxx 用最少数量的与非门实现(实际上就是化简) 。37、给出一个简单的由多个 NOT,NAND,NOR 组成的原理图,根据输入波形画出各点波形。( Infineon 笔试)38、为

9、了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什么 ?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)39、用与非门等设计全加法器。(华为)40、给出两个门电路让你分析异同。(华为)41、用简单电路实现,当 A 为输入时,输出 B 波形为(仕兰微电子)42、A,B,C,D,E 进行投票,多数服从少数,输出是 F(也就是如果A,B,C,D,E 中 1 的个数比 0 多,那么 F 输出为 1,否则 F 为 0),用与非门实现,输入数目没有限制。(未知)43、用波形表示 D 触发器的功能。(扬智电子笔试)44、用传

10、输门和倒向器搭一个边沿触发器。(扬智电子笔试)45、用逻辑们画出 D 触发器。(威盛 VIA 2003.11.06 上海笔试试题)46、画出 DFF 的结构图,用 verilog 实现之。(威盛)47、画出一种 CMOS 的 D 锁存器的电路图和版图。(未知)48、D 触发器和 D 锁存器的区别。(新太硬件面试)49、简述 latch 和 filp-flop 的异同。(未知)50、LATCH 和 DFF 的概念和区别。(未知)51、latch 与 register 的区别,为什么现在多用 register.行为级描述中 latch 如何产生的。南山之桥)52、用 D 触发器做个二分颦的电路.又

11、问什么是状态图。(华为)53、请画出用 D 触发器实现 2 倍分频的逻辑电路?(汉王笔试)54、怎样用 D 触发器、与或非门组成二分频电路?(东信笔试)55、How many flip-flop circuits are needed to divide by 16? (Intel) 16 分频?56、用 filp-flop 和 logic-gate 设计一个 1 位加法器,输入carryin 和 current-stage,输出 carryout 和 next-stage. (未知)57、用 D 触发器做个 4 进制的计数。(华为)58、实现 N 位 Johnson Counter,N=5。

12、(南山之桥)59、用你熟悉的设计方式设计一个可预置初值的 7 进制循环计数器,15 进制的呢?(仕兰微 电子)60、数字电路设计当然必问 Verilog/VHDL,如设计计数器。(未知)61、BLOCKING NONBLOCKING 赋值的区别。(南山之桥)62、写异步 D 触发器的 verilog module。(扬智电子笔试)module dff8(clk , reset, d, q);input clk;input reset;input 7:0 d;output 7:0 q;reg 7:0 q;always (posedge clk or posedge reset)if(reset)

13、q = 0;elseq = d;endmodule63、用 D 触发器实现 2 倍分频的 Verilog 描述? (汉王笔试)module divide2( clk , clk_o, reset);input clk , reset;output clk_o;wire in;reg out ;always ( posedge clk or posedge reset)if ( reset)out = 0;elseout = in;assign in = out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要,请问:a) 你所知道的可编程逻

14、辑器件有哪些? b) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。(汉王笔试)PAL,PLD,CPLD,FPGA。module dff8(clk , reset, d, q);input clk;input reset;input d;output q;reg q;always (posedge clk or posedge reset)if(reset)q = 0;elseq = d;endmodule65、请用 HDL 描述四位的全加法器、5 分频电路。(仕兰微电子)66、用 VERILOG 或 VHDL 写一段代码,实现 10 进制计数器。(未知)67、用

15、 VERILOG 或 VHDL 写一段代码,实现消除一个 glitch。(未知)68、一个状态机的题目用 verilog 实现(不过这个状态机画的实在比较差,很容易误解的)。(威盛 VIA 2003.11.06 上海笔试试题)69、描述一个交通信号灯的设计。(仕兰微电子)70、画状态机,接受 1,2,5 分钱的卖报机,每份报纸 5 分钱。(扬智电子笔试)71、设计一个自动售货机系统,卖 soda 水的,只能投进三种硬币,要正确的找回钱数。(1)画出 fsm(有限状态机);(2)用 verilog 编程,语法要符合 fpga 设计的要求。(未知)72、设计一个自动饮料售卖机,饮料 10 分钱,硬

16、币有 5 分和 10 分两种,并考虑找零 1)画出 fsm(有限状态机);(2)用 verilog 编程,语法要符合 fpga 设计的要求;(3)设计工程中可使用的工具及设计大致过程。(未知)73、画出可以检测 10010 串的状态图,并 verilog 实现之。(威盛)74、用 FSM 实现 101101 的序列检测模块。(南山之桥)a 为输入端,b 为输出端,如果 a 连续输入为 1101 则 b 输出为 1,否则为 0。例如 a: 0001100110110100100110b: 0000000000100100000000请画出 state machine;请用 RTL 描述其 state machine。(未知)75、用 verilog/vddl 检测 stream 中的特定字符串(分状态用状态机写)。(飞利浦-大唐笔试)76、用 verilog/vhdl 写一个 fifo 控制器(包括空,满,半满信号)。(飞利浦-大唐笔试)77、现有一用户需要一种集成电路产品,要求该产品能够实现如下功能:y=lnx,其中,x为 4 位二进制整数