《实验五移位寄存器及其应用》由会员分享，可在线阅读，更多相关《实验五移位寄存器及其应用（7页珍藏版）》请在金锄头文库上搜索。
1、实验五实验五 移位寄存器及其应用移位寄存器及其应用一、实验目的一、实验目的1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。2、熟悉移位寄存器的应用 实现数据的串行、并行转换和构成环形计数器。二、实验原理二、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑
2、符号及引脚排列如图101所示。图101 CC40194的逻辑符号及引脚功能其中 D0、D1 、D2 、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR 为右移串行输入端，SL 为左移串行输入端；S1、S0 为操作模式控制端；为直RC接无条件清零端；CP为时钟脉冲输入端。CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0Q3)，左移（方向由Q3Q0），保持及清零。S1、S0和端的控制作用如表101。RC表101功能输 入输 出CPRCS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除00000送数111abcdabcd右移101DSRDSRQ0Q1Q2左移110DSL
3、Q1Q2Q3DSL保持100n 0Qn 1Qn 2Qn 3Q保持1n 0Qn 1Qn 2Qn 3Q2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。(1)环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图102所示，把输出端 Q3 和右移串行输入端SR 相连接，设初始状态Q0Q1Q2Q31000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100001000011000，如表102所示，可见它是一个具有四个有效状
4、态的计数器，这种类型的计数器通常称为环形计数器。图102 电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。表102 CPQ0Q1Q2Q3 01000 10100 20010 30001图 102 环形计数器 如果将输出QO与左移串行输入端SL相连接，即可达左移循环移位。(2)实现数据串、并行转换 串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。图103是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。图103 七位串行 / 并行转换器电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行
5、输入右移工作模式。Q7是转换结束标志。当Q71时，S1为0，使之成为S1S001的串入右移工作方式，当Q70时，S11，有S1S010，则串行送数结束，标志着串行输入的数据已转换成并行输出了。串行/并行转换的具体过程如下：转换前，端加低电平，使1、2两片寄存器的内容清0，此时S1S011，寄RC存器执行并行输入工作方式。当第一个CP脉冲到来后，寄存器的输出状态Q0Q7为01111111，与此同时S1S0变为01，转换电路变为执行串入右移工作方式，串行输入数据由1片的SR端加入。随着CP脉冲的依次加入，输出状态的变化可列成表10-3所示。表103 CPQ0Q1Q2Q3Q4Q5Q6Q7说明 000
6、000000清零 101111111送数 2dO0111111 3d1d0011111 4d2d1d001111 5d3d2d1d00111 6d4d3d2d1d0011 7d5d4d3d2d1d001 8d6d5d4d3d2d1d00右 移 操 作 七 次901111111送数由表103可见，右移操作七次之后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已经转换成了并行输出了。当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。 并行/串行转换器并行/串行转换器是指并行输入的数码经转换电路之后，换成串行输出。图104是用两片CC4019
7、4（74LS194）组成的七位并行/串行转换电路，它比图103多了两只与非门G1和G2，电路工作方式同样为右移。图104 七位并行 / 串行转换器寄存器清“0”后，加一个转换起动信号（负脉冲或低电平）。此时，由于方式控制S1S0为11，转换电路执行并行输入操作。当第一个CP脉冲到来后，Q0Q1Q2Q3Q4Q5Q6Q7的状态为0D1D2D3D4D5D6D7，并行输入数码存入寄存器。从而使得G1输出为1，G2输出为0，结果，S1S2变为01，转换电路随着CP脉冲的加入，开始执行右移串行输出，随着CP脉冲的依次加入，输出状态依次右移，待右移操作七次后，Q0Q6的状态都为高电平1,与非门G1输出为低电
8、平，G2门输出为高电平,S1S2又变为11，表示并/串行转换结束，且为第二次并行输入创造了条件。转换过程如表104所示。表104 CPQ0Q1Q2Q3Q4Q5Q6Q7串 行 输 出00000000010D1D2D3D4D5D6D7210D1D2D3D4D5D6D73110D1D2D3D4D5D6D741110D1D2D3D4D5D6D7511110D1D2D3D4D5D6D76111110D1D2D3D4D5D6D771111110D1D2D3D4D5D6D7811111110D1D2D3D4D5D6D790D1D2D3D4D5D6D7中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多
9、于4位时，可把几片移位寄存器用级连的方法来扩展位数。三、实验设备及器件三、实验设备及器件1、 5V直流电源 2、 单次脉冲源3、 逻辑电平开关 4、 逻辑电平显示器5、 CC401942（74LS194） CC4011(74LS00) CC4068(74LS30)四、实验内容四、实验内容1 、测试CC40194（或74LS194）的逻辑功能按图105接线，、S1、S0、SL、RCSR、D0、D1、D2、D3分别接至逻辑开关的输出插口；Q0、Q1、Q2、Q3接至逻辑电平显示输入插口。CP端接单次脉冲源。按表105所规定的输入状态，逐项进行测试。图105 CC40194逻辑功能测试(1)清除：令0
10、，其它输入均为任意态，这时寄存器输出Q0、Q1、Q2、RCQ3应均为0。清除后，置1 。 RC(2)送数：令S1S01 ，送入任意4位二进制数，如D0D1D2D3abcd，RC加CP脉冲，观察CP0 、CP由01、CP由10三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲的上升沿。(2)右移：清零后，令1，S10，S01，由右移输入端SR 送入二进RC制数码如0100，由CP端连续加4个脉冲，观察输出情况，记录之。(4) 左移：先清零或予置，再令1，S11，S00，由左移输入端SL 送RC入二进制数码如1111，连续加四个CP脉冲，观察输出端情况，记录之。(5) 保持：
11、寄存器予置任意4位二进制数码abcd，令1，S1S00，加RCCP脉冲，观察寄存器输出状态，记录之。2、环形计数器自拟实验线路用并行送数法予置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表106中。表105 清除模 式时钟串 行输 入输 出RCS1S0CPSLSRD0 D1 D2 D3Q0 Q1 Q2 Q3功能总结0111a b c d10101011101010101101110111011101100表106CPQ0Q1Q2Q30010012343、实现数据的串、并行转换(1)串行输入、并行输出按图103接线，进行右移串入、并出实验，串入数码自定；
12、改接线路用左移方式实现并行输出。自拟表格，记录之。(2)并行输入、串行输出按图104接线，进行右移并入、串出实验，并入数码自定。再改接线路用左移方式实现串行输出。自拟表格，记录之。五、实验预习要求五、实验预习要求1、复习有关寄存器及串行、并行转换器有关内容。2、查阅CC40194、CC4011及CC4068 逻辑线路。熟悉其逻辑功能及引脚排列。3、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？4、使寄存器清零，除采用输入低电平外，可否采用右移或左移的方法？RC可否使用并行送数法？若可行，如何进行操作？5、若进行循环左移，图104接线应如何改接？6、画出用两片CC40194构成的七位左移串 / 并行转换器线路。7、画出用两片CC40194构成的七位左移并 / 串行转换器线路。六、实验报告六、实验报告1、分析表104的实验结果，总结移位寄存器CC40194的逻辑功能并写入表格功能总结一栏中。1、根据实验内容2 的结果，画出4位环形计数器的状态转换图及波形图。2、分析串 / 并、并 / 串转换器所得结果的正确性。
