《led显示屏常用芯片说明》由会员分享，可在线阅读，更多相关《led显示屏常用芯片说明（6页珍藏版）》请在金锄头文库上搜索。
1、LED 显示屏中常用的芯片说明及原理显示屏中常用的芯片说明及原理Led 中常见的芯片有：中常见的芯片有：74HC595 列驱动，列驱动，74HC138 译码驱动，译码驱动，74HC245 信号放大，信号放大，74HC4953 行扫描等。行扫描等。1、74HC59574HC595 是硅结构的 CMOS 器件， 兼容低电压 TTL 电路，遵守 JEDEC 标准。 74HC595 是具有 8 位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。数据在 SHcp（移位寄存器时钟输入）的上升沿输入到移位寄存器中，在 STcp（存储器时 钟输入）的上升沿输入到存储寄存器中去。如果两个
2、时钟连在一起，则移位寄存器总是比 存储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q7） ,和一个异步的低电平复位，存储寄存器有一个并行 8 位的，具备三态的总线输出，当使能 OE 时（为低电平），存储寄存器的数据输出到总线。 8 位串行输入/输出或者并行输出移位寄存器，具有高阻关断状态。三态。 将串行输入的 8 位数字，转变为并行输出的 8 位数字，例如控制一个 8 位数码管，将不会 有闪烁。2 2 特点特点8 位串行输入 /8 位串行或并行输出 存储状态寄存器，三种状态输出寄存器（三态输出：就是具有高电平、低电平和高阻抗三种输出状态的门电路。）可 以直接清除
3、100MHz 的移位频率特点 8 位串行输入 /8 位串行或并行输出 存储状态寄存器，三种状态 输出寄存器（三态输出：就是具有高电平、低电平和高阻抗三种输出状态的门电路。 ）可以 直接清除 100MHz 的移位频率 3 输出能力并行输出，总线驱动； 串行输出；标准中等规模集成电路 595 移位寄存器有一个串行移位输入（Ds） ，和一个串行输出（Q7 ）,和一个异步的低电平 复位，存储寄存器有一个并行 8 位的，具备三态的总线输出，当使能 OE 时（为低电平） ， 存储寄存器的数据输出到总线。 参考数据 Cpd 决定动态的能耗，Pd=CpdVCCf1+(CLVCC2f0) F1=输入频率，CL=
4、输出电容 f0=输出频率（MHz） Vcc=电源电压4、引脚说明符号、引脚说明符号 引脚引脚 描述描述Q0Q7 8 位并行数据输出，其中 Q0 为第 15 脚 GND 第 8 脚 地Q7 第 9 脚 串行数据输出MR 第 10 脚 主复位（低电平） SHCP 第 11 脚 移位寄存器时钟输入 STCP 第 12 脚 存储寄存器时钟输入 OE 第 13 脚 输出有效（低电平） DS 第 14 脚 串行数据输入 VCC 第 16 脚 电源2、74HC138 芯片芯片74HC138 是一款高速 CMOS 器件，74HC138 引脚兼容低功耗肖特基 TTL（LSTTL） 系列。74HC138 译码器可
5、接受 3 位二进制加权地址输入（A0, A1 和 A2），并当使能时， 提供 8 个互斥的低有效输出（Y0 至 Y7）。74HC138 特有 3 个使能输入端：两个 低有效（E1 和 E2）和一个高有效（E3）。除非 E1 和 E2 置低且 E3 置高，否则 74HC138 将保持所有输出为高。利用这种复合使能特性，仅需 4 片 74HC138 芯 片和 1 个反相器，即可轻松实现并行扩展，组合成为一个 1-32（5 线到 32 线） 译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作 为选通端，则 74HC138 亦可充当一个 8 输出多路分配器，未使用的使能输入端 必须保
6、持绑定在各自合适的高有效或低有效状态。74HC13874HC138 与与 74HC23874HC238 逻辑功能一致，只不过逻辑功能一致，只不过 74HC13874HC138 为反相输出。为反相输出。74HC13874HC138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系 统,在 高性能存贮器系统中,用这种译码器可以提高译码系统的效率。将快速赋 能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮 器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟 可以忽略不计。HC138 按照三位二进制输入码和赋能输入条件,从 8 个输出端 中译出一个
7、低电平输出。两个低电平有效的赋能输入端和一个高电平有效的赋 能输入端减少了扩展所需要的外接门或倒相器,扩展成 24 线译码器不需外接门;扩 展成 32 线译码器,只需要接一个外接倒相器。在解调器应用中,赋能输入端可 用作数据输入端。4 4特性特性复合使能输入，轻松实现扩展 兼容 JEDEC 标准 no.7A 存储器芯片译码选择的 理想选择 低有效互斥输出 ESD 保护 HBM EIA/JESD22-A114-C 超过 2000 V MM EIA/JESD22-A115-A 超过 200 V 温度范围 -40+85 -40+125 多路分 配功能5 5技术参数技术参数电压 2.06.0V 驱动电
8、流 5.2mA 传输延迟 12ns5V 逻辑电平 CMOS 功耗考量 低功耗或电池供电应用 封装与引脚 SO16、SSOP16、DIP16、TSSOP1674hc245 的原理的原理总线收发器（bus transceiver） ，典型的 CMOS 型三态缓冲门电路。 由于单片机或 CPU 的数据/地址/控制总线端口都有一定的负载能力，如果负载超过其负载 能力，一般应加驱动器。 另外，也可以使用 74HC244 等其他缓冲门电路。74HC244 是单向，74HC245 是双向。引脚定义：引脚定义：第 1 脚 DIR，为输入输出端口转换用，DIR=“1”高电平时信号由“A”端输入 “B”端输出，D
9、IR=“0”低电平时信号由“B”端输入“A”端输出。 第 29 脚“A”信号输入输出端，A0=B0，A7=B7，A0 与 B0 是一组，如果 DIR=“1”OE=“0”则 A1 输入 B1 输出，其它类同。如果 DIR=“0”OE=“0”则 B1 输入 A1 输出，其它类同。 第 1118 脚“B”信号输入输出端，功能与“A”端一样，不再描述。 第 19 脚 OE，使能端，若该脚为“1”A/B 端的信号将不导通，只有为“0”时 A/B 端才被启用，该脚也就是起到开关的作用。 第 10 脚 GND，电源地。 第 20 脚 VCC，电源正极。 TRUTH TABLE 真值表Control Inpu
10、ts 控 制输入Operation 运行GDIRLLB 数据到 A 总 线LHA 数据到 B 总 线HX隔开 H=高电平 L=低电平 =不定 Absolute Maximum Ratings 绝对最大额定值 Supply Voltage 电源电压(VCC)245245 的脚定义的脚定义第 1 脚 DIR，为输入输出端口转换用， DIR=“1”高电平时信号由“A”端输入 “B”端输出， DIR=“0”低电平时信号由“B”端输入“A”端输出。第 29 脚“A”信号输入输出端，A1=B1A8=B8，A1 与 B1 是一组，如果 DIR=“1”G=“0”则 A1 输入 B1 输出，其它类同。如果 DI
11、R=“0”G=“0”则 B1 输入 A1 输出，其它类同。 第 1118 脚“B”信号输入输出端，功能与“A”端 一样，不在描述。第 19 脚 G，使能端，若该脚为“1”A/B 端的信号将不导通， 只有为“0”时 A/B 端才被启用，该脚也就是起到开关的作用 第 10 脚 GND，电 源地。第 20 脚 VCC，电源正极。74HC495374HC4953 的作用：行驱动管，功率管的作用：行驱动管，功率管4953 多用于 LED 点阵显示屏驱动，当每一显示行需要的电流是比较大时， 要使用行驱动管，每片 4953 内部有两个行驱动管，可以驱动 2 个显示行。 其内部是两个 CMOS 管，1、3 脚 VCC，2、4 脚控制脚，2 脚控制 7、8 脚的输出， 4 脚控制 5、6 脚的输出，只有当 2 脚为“0”时，7、8 才会输出，否则输出为 高阻状态（漏极开路），只有当 4 脚为“0”时，5、6 才会输出，否则输出为 高阻状态（漏极开路）。 内部结构图器件引脚图
