《主板上各种信号说明》由会员分享，可在线阅读，更多相关《主板上各种信号说明（9页珍藏版）》请在金锄头文库上搜索。
1、1主板上各种信号说明一、CPU 接口信号说明1. A31:3# I/O Address（地址总线） 这组地址信号定义了 CPU 的最大内存寻址空间为 4GB。在地址周期的第一个子周期中，这些 Pin 传输的是交易的地址，在地址周期的第二个子周期中，这些 Pin 传输的是这个交易的信息类型。2. A20M# I Adress-20 Mask（地址位 20 屏蔽） 此信号由 ICH（南桥）输出至 CPU 的信号。它是让 CPU 在 Real Mode（真实模式）时仿真 8086 只有 1M Byte（1兆字节）地址空间，当超过 1 Mbyte 位空间时 A20M为 Low，A20 被驱动为 0 而
2、使地址自动折返到第一个 1Mbyte 地址空间上。3. ADS# I/O Address Strobe（地址选通） 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中，所有 Bus 上的信号都在监控 ADS#是否有效，一但 ADS#有效，它们将会作一些相应的动作，如：奇偶检查、协义检查、地址译码等操作。4. ADSTB1:0# I/O Address Strobes 这两个信号主要用于锁定 A31:3#和 REQ4:0#在它们的上升沿和下降沿。相应的 ADSTB0#负责 REQ4:0#和A16:3#，ADSTB1#负责 A31:17#。5. AP1:0# I/O Address
3、 Parity（地址奇偶校验） 这两个信号主要用对地址总线的数据进行奇偶校验。6. BCLK1:0 I Bus Clock（总线时钟）这两个 Clock 主要用于供应在 Host Bus 上进行交易所需的 Clock。7. BNR# I/O Block Next Request（下一块请求） 这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前总线的拥有者不能做任何一个新的交易。8. BPRI# I Bus Priority Request（总线优先权请求） 这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当 Pin 。当 BPRI#有效时，所有其它的设备都
4、要停止发出新的请求，除非这个请求正在被锁定。总线所有者要始终保持 BPRI#为有效，直到所有的请求都完成才释放总线的控制权。9. BSEL1:0 I/O Bus Select（总线选择） 这两组信号主要用于选择 CPU 所需的频率，下表定义了所选的频率：10. D63:0# I/O Data（数据总线） 这些信号线是数据总线主要负责传输数据。它们提供了 CPU 与 NB（北桥）之间 64 Bit 的通道。只有当 DRDY#为Low 时，总在线的数据才为有效，否则视为无效数据。11. DBI3:0# I/O Data Bus Inversion（数据总线倒置） 这些信号主要用于指示数据总线的极性
5、，当数据总在线的数据反向时，这些信号应为 Low。这四个信号每个各负责16 个数据总线，见下表：12. DBSY# I/O Data Bus Busy（数据总线忙） 当总线拥有者在使用总线时，会驱动 DBSY#为 Low 表示总线在忙。当 DBSY#为 High 时，数据总线被释放。13. DP3:0# I/O Data Parity（数据奇偶校验） 这四个信号主要用于对数据总在线的数据进行奇偶校验。14. DRDY# I/O Data Ready（数据准备） 当 DRDY#为 Low 时，指示当前数据总在线的数据是有效的，若为 High 时，则总在线的数据为无效。15. DSTBN3:0#
6、I/O Data StrobeData strobe used to latch in D63:0# :16. DSTBP3:0# I/O Data Strobe2Data strobe used to latch in D63:0# :17. FERR# O Floating Point Error（浮点错误） 这个信号为一 CPU 输出至 ICH（南桥）的信号。当 CPU 内部浮点运算器发生一个不可遮蔽的浮点运算错误时，FERR#被 CPU 驱动为 Low。18. GTLREF I GTL Reference（GTL 参考电压）这个信号用于设定 GTL Bus 的参考电压，这个信号一般被设
7、为 Vcc 电压的三分之二。19. IGNNE# I Ignore Numeric Error（忽略数值错误） 这个信号为一 ICH 输出至 CPU 的信号。当 CPU 出现浮点运算错误时需要此信号响应 CPU。IGNNE#为 Low 时，CPU 会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若 IGNNE#为 High 时，又有错误存在时，若下一个浮点指令是 FINIT、FCLEX、FSAVE 等浮点指令中之一时，CPU 会继续执行这个浮点指令但若指令不是上述指令时 CPU 会停止执行而等待外部中断来处理这个错误。20. INIT# I Initialization（初始化） 这个信
8、号为一由 ICH 输出至 CPU 的信号，与 Reset 功能上非常类似，但与 Reset 不同的是 CPU 内部 L1 Cache 和浮点运算操作状态并没被无效化。但 TLB（地址转换参考缓存器）与 BTB（分歧地址缓存器）内数据则被无效化了。INIT另一点与 Reset 不同的是 CPU 必须等到在指令与指令之间的空档才会被确认，而使 CPU 进入启始状态。21. INTR I Processor Interrupt（可遮蔽式中断） 这个信号为一由 ICH 输出对 CPU 提出中断要求的信号，外围设备需要处理数据时，对中断控制器提出中断要求，当 CPU 侦测到 INTR 为 High 时，
9、CPU 先完成正在执行的总线周期，然后才开始处理 INTR 中断要求。22. PROCHOT# I/O Processor Hot（CPU 过温指示） 当 CPU 的温度传感器侦测到 CPU 的温度超过它设定的最高度温度时，这个信号将会变 Low，相应的 CPU 的温度控制电路就会动作。23. PWRGOOD I Power Good（电源 OK） 这个信号通常由 ICH（南桥）发给 CPU，来告诉 CPU 电源已 OK，若这个信号没有供到 CPU，CPU 将不能动作。24. REQ4:0# I/O Command Request（命令请求） 这些信号由 CPU 接到 NB（北桥） ，当总线拥
10、有者开始一个新的交易时，由它来定义交易的命令。25. RESET# I Reset（重置信号） 当 Reset 为 High 时 CPU 内部被重置到一个已知的状态并且开始从地址 0FFFFFFF0H 读取重置后的第一个指令。CPU 内部的 TLB（地址转换参考缓存器） 、BTB（分歧地址缓存器）以及 SDC（区段地址转换高速缓存）当重置发生时内部数据全部都变成无效。26. RS2:0# I Response Status（响应状态） 这些信号由响应方来驱动，具体含义请看下表：27. STKOCC# O Socket Occupied（CPU 插入） 这个信号一般由 CPU 拉到地，在主机板上
11、的作用主要是来告诉主机板 CPU 是不是第一次插入。若是第一次插入它会让你进 CMOS 对 CPU 进行重新设定。28. SMI I System Management Interrupt（系统管理中断） 此信号为一由 ICH 输出至 CPU 的信号，当 CPU 侦测到 SMI#为 Low 时，即进入 SMM 模式（系统管理模式）并到SMRAM（System Management RAM）中读取 SMI处理程序，当 CPU 在 SMM 模式时 NMI、INTR 及 SMI#中断信号都被遮蔽掉，必需等到 CPU 执行 RSM（Resume）指令后 SMI#、NMI 及 INTR 中断信号才会被
12、CPU 认可。 29. STPCLK# I Stop Clock（停止时钟） 当 CPU 进入省电模式时，ICH（南桥）将发出这个信号给 CPU，让它把它的 Clock 停止。28. TRDY# I/O Target Ready（目标准备） 当 TRDY#为 Low 时，表示目标已经准备好，可以接收数据。当为 High 时，Target 没有准备好。29. VID4:0 O Voltage ID（电压识别） 这些讯号主要用于设定 CPU 的工作电压，在主机板中这些信号必须被提升到最高 3V。二、VGA 接口信号说明1. HSYNC O CRT Horizontal Synchronizatio
13、n（水平同步信号） 3 这个信号主要提供 CRT 水平扫描的信号。2. VSYNC O CRT Vertical Synchronization（垂直同步信号）这个信号主要提供 CRT 垂直扫描的信号。3. RED O RED analog video output（红色模拟信号输出） 这个信号主要为 CRT 提供红基色模拟视频信号。4. GREEN O Green analog video output（绿色模拟信号输出）这个信号主要为 CRT 提供绿基色模拟视频信号。5. BLUE O Blue analog video output（蓝色模拟信号输出） 这个信号主要为 CRT 提供蓝基色模拟视频信号。6. REFSET I Resistor Set（电阻设置） 这个信号将会连接一颗电阻到地，主要用于内部颜色调色板 DAC。这颗电阻的阻值一般为 169 欧姆，精度为 1。7. DD
