AltiumDesigner设计报错问题总结

上传人:tia****nde 文档编号:36841797 上传时间:2018-04-03 格式:DOCX 页数:4 大小:21.13KB
返回 下载 相关 举报
AltiumDesigner设计报错问题总结_第1页
第1页 / 共4页
AltiumDesigner设计报错问题总结_第2页
第2页 / 共4页
AltiumDesigner设计报错问题总结_第3页
第3页 / 共4页
AltiumDesigner设计报错问题总结_第4页
第4页 / 共4页
亲,该文档总共4页,全部预览完了,如果喜欢就下载吧!
资源描述

《AltiumDesigner设计报错问题总结》由会员分享,可在线阅读,更多相关《AltiumDesigner设计报错问题总结(4页珍藏版)》请在金锄头文库上搜索。

1、AltiumDesigner 设计报错问题总结 在编译原理图时,引脚和连线旁边出现很多红线,提示 error:signalwithnodriver。 原理图没有加入到 Project 里。 第一次导入没问题,但是改了个元件的封装,在更新一下(Design UpdateSCH) ,点击导入时出现 UnkownPin。 。 。 解决方案一:把第一张 PCB 删掉,新建一个 PCB 再倒入。 解决方案二:把改过的元件在 PCB 中删除,再倒入。 以上问题本应该是没问题的,但是可能是我们使用的盗版软件的原因。 用 altiumdesigner 画完图编译后,出现几百警告,几乎的所有的都是 Offgri

2、dpin画的图在项目中去编译,的不能编译,如果文件不在项目中的话, 就会出现你说的不在网络的提示。 你的元件没有在原理图上真正形成电气上的连接。 你的元件库没有被软件别。没有你建一个项目文件,把你的原理图放在 里去做编译,这样就不会出错了。 是因为你原理图中的元件引脚尺寸和你设置的栅格尺寸不对应,导致系 统无法识别而报错,引脚长度尺寸必需设置成栅格尺寸的整数倍!你把你 做的原理图元件重新再画一遍,再编译,问题解决!! 双面板应该都有哪些 Layer? TopLayer 顶层铜皮,双面板必须要BottomLayer 底层铜皮,双面板必 须要TopOverLayer 顶层丝印,一般需要,也有节约成

3、本不做的。 BottomOverLayer 底层丝印,一般不需要,底层放原件的话,也可以加。Top/BottomSoldermask 顶层底层阻焊层,就是“绿油” ,一般需要,也 有节约成本不做的。 Mechinical1/4 机械层 1/4,板边以及板内开槽,1 无金属化,4 有金属 化。 Keepout 禁止布线区域,不自动布线的话可以不要。 然而中国的现实是用 Keepout 做板框成了行规,你要正规地给他们机械 层往往还不会做了。 Top/BottomPastemask 顶层底层钢板层,如果要批量焊接 SMD 器件的板 子,需要定做钢板,这两层不在 PCB 上,是生产需要的工装.Mul

4、tilayer 多 层,在所有层上都存在的东西,比如直插器件的焊盘,这层一般是必须的,不 要试图关闭它。 在用 Altiumdesign 进行规则检测的时候出现 Un-RoutedNetConstraint 错 误这是什么意思啊怎么解决Un-RoutedNetConstraint:该规则用于检测网络 布线的完成状态。网络布线的完成状态定义为(已经完成布线的连线)/(连线 的总数)100%。即检查没有布线的网络。 设计规则“Electrical”电气规则类。 “Routing”布线规则类。 “SMT”SMT 元件规则类。 “Mask”阻焊膜规则类。 “Plane”内部电源层规则类。 “Testp

5、oint”测试点规则类。“Manufacturing”制造规则类。 “HighSpeed”高速电路规则类。 “Placement”布局规则类。 “SignalIntegrity”信号完整性规则类。 关于 Silkscreenovercomponentpads 的错误提示的解决方法见设计-规 则-DesignRules-Manufacturing-Silkscreenovercomponentpads- SilkscreenOverComponentPad,默认的间距是 10mil,有时候这个间距大于元 件 PCB 封装设计的实际情况,所以规则检查的时候会有警告冒出来。解决方法: 修改这一规则,

6、使得间距为 0mil。 altiumdesigner 警告 minimumsoldermasksliver把这个距离设置为 0altiumdesigner 为什么封装里焊盘和丝印层的线距离近了也报错? AD09 新增的几个规则: MinimumSolderMaskSliver、SilkscreenOverComponentPads、SilkToSilkC learance,默认是 0.254mm,可以改小一些就 OK 布线中添加过孔和切换板层 1添加过孔并切换板层在布线过程中按数字键盘的“*”或“+”键添加一 个过孔并切换到下一个信号层。按“-”键添加一个过孔并切换到上一个信号层。 该命令遵循

7、布线层的设计规则,也就是只能在允许布线层中切换。单击以确定 过孔位置后可继续布线。 2添加过孔而不切换板层按“2”键添加一个过孔,但仍保持在当前 布线层,单击以确定过孔位置。 3添加扇出过孔按数字键盘的“/”键为当前走线添加过孔,单击确 定过孔位置。用这种方法添加过孔后将返回原交互式布线模式,可以马上进行 下一处网络布线。本功能在需要放置大量过孔(如在一些需要扇出端口的器件 布线中)时能节省大量的时间。 4布线中的板层切换当在多层板上的焊盘或过孔布线时,可以通过快 捷键 L 把当前线路切换到另一个信号层中。本功能在布线时当前板层无法布通 而需要进行布线层切换时可以起到很好的作用。 5.PCB

8、板的单层显示在 PCB 设计中,如果显示所有的层,有时显得比 较零乱,需要单层显示,仔细查看每一层的布线情况,按快捷键 Shift+S 就可 单层显示,选择那一层的标签,就显示那一层;在单层显示模式下,按快捷键 Shift+S 又可回到多层显示模式。 在 AltiumDesigner 电气检查中出现 FloatingPowerObjectGND 是什么意思, 怎么办呢有一个引脚你没有接地,在画芯片原理图的时候那个引脚配置成为 了 GND,所以要是你没有接地的话电气规则检查的时候就会报错,如果你那个 引脚不需要接地的话,你可以放置 NOERC,就是一个小红 X,工具栏上面有,你 也可以在 pla

9、ce 下面放置解决办法如下:在自己画的封装库中的元器件的方 向反了,也就是原本带有热点的一端要放在外面这个网络没有连接. .AltiumDesigner:原理图 compile,warning: NETXXXhasnodrivingsource? 这个和制作封装时的管脚的属性的定义(比如,输入,输出,电源等)和你原 理图的具体连接方式有关.如果你一个芯片的某个管脚定义为输入脚,而另一个 芯片的一个脚的属性你没定义,把这两个脚连接,就会出现这个警告.没关系的, 你确认没错的话无视于他好了,继续做下去.两个互相连在一起的拐脚的性质 不一样,比如说一个拐脚是 passive,而跟它连在一起的脚为 o

10、utput,那么就出现这样的错误。要把它改为一个是 output,另一个为 input,那就行了。这种错 误在 ,altiumdesigner 里比较好改,直接双击元件,左下角的按钮 editpins 里面该 type 就行了,在 99se 里可能麻烦点。 布线的原则如下: 输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生 反馈藕合。 印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们 的电流值决定。 当铜箔厚度为 0.05mm、宽度为 115mm 时通过 2A 的电流,温度不会高于 3,因此导线宽度为 1.5mm 可满足要求。对于集成电路,尤其是数字电路,通 常选

11、0.020.3mm 导线宽度。当然,只要允许,还是尽可能用宽线尤其是电源 线和地线。 导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于 集成电路,尤其是数字电路,只要工艺允许,可使间距小至 58mm。 印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气 性能。此外,尽量避免使用大面积铜箔,否则长时间受热时,易发生铜箔膨 胀和脱落现象。必须用大面积铜箔时,最好用栅格状.这样有利于排除铜箔与基 板间粘合剂受热产生的挥发性气体。 焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外 径 D 一般不小于(d+1.2)mm,其中 d 为引线孔径。对高密度的数字电路,

12、焊盘最 小直径可取(d+1.0)mm。 电源线设计:根据印制线路板电流的大小,尽量加粗电源线宽度,减少 环路电阻。同时、使电源线、地线的走向和数据传递的方向一致,这样有助于 增强抗噪声能力。 地线设计的原则是: (1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路,应使它 们尽量分开。 低频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后 再并联接地。 高频电路宜采用多点串联接地,地线应短而租,高频元件周围尽量用栅格 状大面积地箔。 (2)接地线应尽量加粗。若接地线用很细的线条,则接地电位随电流的变化 而变化,使抗噪性能降低。因此应将接地线加粗,使它能通过三倍于印制板上 的

13、允许电流。如有可能,接地线应在 23mm 以上。 (3)接地线构成闭环路。只由数字电路组成的印制板,其接地电路布成团环 路大多能提高抗噪声能力。 退藕电容配置 PCB 设计的常规做法之一是在印制板的各个关键部位配置 适当的退藕电容。退藕电容的一般配置原则是: (1)电源输入端跨接 10100uf 的电解电容器。如有可能,接 100uF 以上的 更好。 (2)原则上每个集成电路芯片都应布置一个 0.01pF 的瓷片电容,如遇印制 板空隙不够,可每 48 个芯片布置一个 110pF 的但电容。 (3)对于抗噪能力弱、关断时电源变化大的器件,如 RAM、ROM 存储器件, 应在芯片的电源线和地线之间

14、直接接入退藕电容。(4)电容引线不能太长,尤其是高频旁路电容不能有引线。此外,还应注意 以下两点: (1) 在印制板中有接触器、继电器、按钮等元件时操作它们时均会产生较大 火花放电,必须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 12K,C 取. 247UF。 (2) CMOS 的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正 电源。 正确选择单点接地与多点接地在低频电路中,信号的工作频率小于 1MHz,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响 较大,因而应采用一点接地。当信号工作频率大于 10MHz 时,地线阻抗变得很 大,此时应尽量降低地线阻抗,应采用就近多点接地。当工作频率在 110MHz 时,如果采用一点接地,其地线长度不应超过波长的 1/20,否则应采用多点接 地法。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 中学教育 > 试题/考题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号