8路开关信号显示电路

《8路开关信号显示电路》由会员分享，可在线阅读，更多相关《8路开关信号显示电路（10页珍藏版）》请在金锄头文库上搜索。

1、- 1 -8 路开关信号显示电路一设计任务与要求设计一个用 5 根导线（1 根数据线，3 根数据选择线，地线）分时传输 8 路 开关信号的电路。要求在发送端发送开关信号，在接收端用发光二极管显示开关 的闭合与断开。二总体框图2.1 题目分析 根据题意，若要以 5 根导线传输 8 路信号，需要在发送端将并行。的 8 路信 号转换成串行信号输出，再在接收端将串行信号转换为并行信号。所以，在前面 所学过的器件中，可以使用 8 选 1 数据选择器实现并-串转换，使用 3 线-8 线译 码器实现串-并转换，8 选 1 数据选择器的数据选择信号与 3 线-8 线译码器的译 码输入信号相连，并周期输入数据选

2、择信号，实现 8 位开关数据的 5 线传输。 其 原理图如图 2-1 所示。开关选择电路8 选 1 数据选择器3 线-8 线译码器显示电路多谐振荡器计数器并行信号串行信号并行信号数据选择信号时钟脉冲图 2-18 路开关信号显示电路原理图 本电路的核心部分是数据选择器和 3 线-8 线译码器。若有开关打开则给数 据选择器一个高电平，在数据选择信号的作用下，将其传输给译码器，这样便把 并行信号转换成为串行信号，译码器在相同的选择信号作用下， 将其转换为并行 信号输出，则显示电路便可以显示开关的通断了。 2.2.模块功能简介 1.开关选择电路：用于产生 8 路开关信号，若开关闭合，则产生低电平信号，

3、 若开关断开，则产生高电平信号。 2.8 选 1 数据选择器：将送入的并行信号转换为串行信号输出。 3.3 线-8 线译码器：将送入的串行信号转换成为并行信号输出。 4.多谐振荡器：用来产生矩形脉冲信号。该电路也可以由信号发生器、施密- 2 -特触发器或单稳态触发器代替，但是信号发生器体积太大，并且还要接 220V 交 流电源，使用起来不太方便;施密特触发器和单稳态触发器使用时需要加入触发 脉冲，较多谐振荡器复杂，所以相比较而言用多谐振荡器较好。 5.计数器：用来产生数据选择信号。 6.显示电路：用来显示开关闭合和断开的情况。三选择器件3.1 8 选 1 数据选择器 74LS151（1）逻辑功

4、能：根据地址码（ABC）的要求，从多路输入信号（0D -7D ）中选择其中一路输出，即其具有 8 个信号输入，一对互补输出信号 Y 和 W，三个数据选择信号，一个使能信号 G。当G=0 且输入信号和选择信号的最小项相同时，Y 输出高电平，若G=1，则 Y 输出低电平。（2）74LS151 逻辑功能表如表 3-11 所示。 （3）74LS151 逻辑符号如图 3-12 所示。表 3-1174LS151 逻辑功能表 输入输 出使能输入地址输入GCBAY1XXX00000 0D0001 1D0010 2D0011 3D0100 4D0101 5D0110 6D0111 7D- 3 -图 3-12 7

5、4LS151 逻辑符号图 3-1374LS151 内部原理图 （4）74LS151 内部原理图如图 3-13 所示。 3.2 3 线-8 线译码器 74LS138（1）逻辑功能：其中 C、B 和 A 是译码数据输入端，0Y7Y 是输出端，也就是输入端 C、B、A 的各个最小项，1G、AG2和BG2是控制端。当1G，同时AG2+BG2=0 时，每一个输出端的输出函数为iY=im。这里im为输入 C、B、A 的最小项。当1G=1 时，同时AG2+BG2=0 的条件不满足时，不进行编码，所有输出都为高电平。控制端1G、AG2、BG2又称为片选端，利用它们可以拓展译码器的功能。（2）74LS138 的

6、功能表如表 3-21 所示。 （3）74LS138 的逻辑符号如 3-22 所示。 （4）74LS138 内部逻辑图如图 3-23 所示。 表 3-2174LS138 的功能表 输入输出1GAG2+BG2CBA7Y6Y5Y4Y3Y2Y1Y0YX1xxx11111111 0Xxxx11111111 1000011111110 1000111111101 1001011111011 1001111110111- 4 -1010011101111 1010111011111 1011010111111 1011101111111图 3-22 74LS138 的逻辑符号图 3-2374LS138 内部

7、逻辑图3.3 555 定时器 （1）555 定时器的逻辑功能：它内部包括两个电压比较器，三个等值串联电 阻， 一个 RS 触发器， 一个放电管 T 及功率输出级。 它提供两个基准电压 VCC/3 和 2VCC/3。555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压 比较器 C1 的同相输入端的电压为 2VCC/3，C2 的反相输入端的电压为 VCC/3。 若 触发输入端 TR 的电压小于 VCC/3， 则比较器 C2 的输出为 0， 可使 RS 触发器置 1， 使输出端 OUT=1。如果阈值输入端 T

8、H 的电压大于 2VCC/3，同时 TR 端的电压大于 VCC/3， 则 C1 的输出为 0， C2 的输出为 1， 可将 RS 触发器置 0， 使输出为 0 电平。 555 定时器加上外围器件还可以构成施密特触发器以及单稳态触发器。 （2）555 定时器功能表如表 3-31 所示。 （3）555 定时器逻辑符号如图 3-32 所示。 （4）555 定时器内部原理图如图 3-33 所示。 表 3-31555 定时器功能表 清零端高触发端 TH低处发端Q放电管功能 0XX0导通清零 101X保持上一状态保持上一状态 110X保持上一状态保持上一状态 10/10/11/0导通截止置 1/清零- 5

9、 -图 3-32 555 定时器逻辑符号图 3-33555 定时器内部原理图3.4 同步可预置数 4 位十进制加法计数器 74LS160 （1）逻辑功能：其全称为同步可预置数 4 位十进制加法计数器，它具有异步清零功能，具有数据输入端 A、B、C 和 D，同步置数端LOAD、异步清零端CLR和计数控制端 ENT 和 ENP，进位输出端 RCO。当异步清零端CLR=0 时异步清零，当置数端CLR=0、CLR=1，CP 脉冲上升沿时预置数。当CLR=LOAD=ENT=ENP=1 时，电路工作在计数状态。当计数值为9 时，进位 RCO 输出一个与AQ端高电平部分相同宽度的高电平。（2）74LS160

10、 功能表如表 3-41 所示。 表 3-4174LS160 功能表 输入输出CLRLOADENTENPCP0XXXX同步清零10XX同步预置1111计数110XX保持11X0X保持（3）74LS160 逻辑符号如图 3-42 所示。（4）74LS160 内部原理图如图 4-43 所示。- 6 -图 3-42 74LS160 逻辑符号图 3-43 74LS160 内部原理图3.5 非门 74LS04（1）逻辑功能：其又称为反相器，是实现逻辑非运算的逻辑电路。（2）其逻辑功能表如表 3-51 所示。（3）其逻辑符号如图 3-52 所示。（4）其内部原理图如图 3-53 所示。表 3-51 非门 7

11、4LS04 逻辑功能表图 3-52 非门逻辑符号输入输出AY0110- 7 -图 3-53 74LS04 内部原理图四功能模块4.1 模块功能 1. 开关选择电路：用于产生 8 路开关信号，若开关闭合，则产生低电平信 号，若开关断开，则产生高电平信号。开关的输出端与数据选择器的输入端（0D-7D）连接。其电路图如 4-11 所示。图 4-11 开关选择电路图 4-12 数据选择器电路图 4-13 3 线-8 线译码器2. 数据选择器电路： 接收计数器输出端发出的数据选择信号和开关选择电路发出的信号，若开关信号（即0D-7D中）某一信号为高电平，则当数据选择端的二进制数的最小项im与之相同时，则

12、在输出端 Y 输出一高电平，送往 3 线-8 线译码器的使能端1G， 这样， 便把并行信号转换为串行信号。 其电路图如 4-12所示。3.3 线-8 线译码器：接收计数器输出端发出的数据选择信号和数据选择器 Y 端发出的信号。当接收到 Y 端信号时，其输入端的二进制数的最小项与数据选择- 8 -器输入端的二进制数的最小项相同， 则输出端对应的iY便发出低电平信号， 送往显示电路。这样便把串行信号变为并行信号。其电路图如 4-13 所示。4.显示电路：由共阳极发光二极管组成，当译码器输出端输出低电平时， 发 光二极管发光，由此来显示开关闭合和断开的情况。其电路图如 4-14 所示。5.多谐振荡器

13、电路： 由 555 定时器和电阻及电容组成， 其工作原理为通过3R和2R向电容1C充电，当充到1cV=2/3ccV时，比较器 1 输出低电平，输出端输出低电平，放电管导通，电容通过电阻2R放电;当放到1cV=1/3ccV时,比较器 2 输出低电平，输出端输出高电平，放电管截止，电容开始充电，如此循环，产生震荡。 其电路图如 4-15 所示。图 4-14 显示电路图 4-15 多谐振荡器电路图 4-16 计数器电路6.计数器：由 74LS160 组成，接收多谐振荡器发出的脉冲，用来产生数据选 择信号。但是该器件本身为十进制计数器，但是在该电路中需要 000-111 这七个信号就可以了，所以将 7

14、4LS160 改装成为八进制计数器，即将输出端4Q连一个非门再接入异步清零端。将其输出端分别接入数据选择器和 3 线-8 线译码器的 数据选择端。其电路图如 4-16 所示。 4.2Multisim 仿真结果如图 4-22 所示。五总体设计电路图1.总体电路原理图如图 4-21 所示。当第一个开关打开时，在 3 根数据选择 线的作用下，将信号由开关经数据选择器、译码器传至显示电路，则 LED1 发光， 如图 4-22 所示。 2.各模块之间的连接关系为： 开关的输出端与数据选择器 74LS151 的输入端相连，数据选择器 74LS151 的输出端与 3 线-8 线译码器 74LS138 的使能端1G相- 9 -连接，3 线-8 线译码器 74LS138 的输出端与发光二极管的阴极相连接，由 555 定时器构成的多谐振荡器的输出端与计数器 74LS160 的时钟端相连，计数器 74LS160 的输出端分别与数据选择器 74LS151 的信号选择端和 3 线-8 线译码器 74LS138 的输入端相连接。 3.Multisim 的仿真结果如图 4-22 所示。可以验证整个电路设计的正确性。 4.在模拟、数字实验箱上验证后，可以验证整个电路设计达到了预期功能， 实现了分时传输 8 路开关信号的功能。图 4-21 总体电路原理图- 10 -图 4-22Multisim 仿真结果