《数字脉冲宽度测量仪-文亚平》由会员分享，可在线阅读，更多相关《数字脉冲宽度测量仪-文亚平（11页珍藏版）》请在金锄头文库上搜索。
1、广西交通职业技术学院信息工程系广西交通职业技术学院信息工程系作品设计报告书作品设计报告书题题 目：目： 数字脉冲宽度测量仪数字脉冲宽度测量仪 课程名称：课程名称： 课程设计课程设计 班班 级：级： 电信电信 20062006 班班 组组 长：长：20064150442006415044 文亚平文亚平 组组 员：员： 20064150412006415041 韦艳韦艳 20064150292006415029 审海洋审海洋 指导老师：指导老师： 成世龙成世龙 二二 OO 九九 年年 一月一月1目目 录录一、期考作品设计目一、期考作品设计目标标21.1 功能要求2二、二、 期考作品设计方案论证与期
2、考作品设计方案论证与比比22.1 各模块方案选择和论证22.2.1 振荡器的选择22.2.2 显示器的选择2三、系统的硬件设计与实三、系统的硬件设计与实23.1 系统硬件概述23.2 主要单元电路的设计33.2.1 石英晶体振荡器电路的设 33.2.2 分频电路的设计43.2.3 测量控制电路的设计 43.2.4计数器、译码器和显示器电路的设计 5四、系统测试四、系统测试64.1 测试仪器 6五、期考作品调试过程分析五、期考作品调试过程分析6六、期考作品设计制作总结六、期考作品设计制作总结7七、期考作品提交及演示七、期考作品提交及演示 7八、致谢词八、致谢词 28九、参考资料九、参考资料8附录
3、一：系统电路图附录一：系统电路图9附录二：系统主要元件清单103一、期考作品设计目标一、期考作品设计目标1.11.1 功能要求功能要求：测量时间范围：19999ms 测量单个正脉冲或负脉冲宽度时间 测量误差：1 字数字 手动测量 手动清零 二、期考作品设计方案论证与比较二、期考作品设计方案论证与比较2.12.1 各模块方案选择和论证各模块方案选择和论证2.2.12.2.1 振荡器的选择振荡器的选择：方案一： 555 多谐振荡器，利用电阻电容的充放电和触发器来实现各种波形。 价格低廉，但频率稳定度稍差。 方案二：石英晶体振荡器测量时间精度较高，可产生标准计量时间，即时标脉 冲，故本方案采用后者。
4、 2.2.22.2.2 显示器选择显示器选择 方案一：采用 LED 显示屏，可显示中西文及阿拉伯数字，常用字符及各种图案 信息，具有图像编辑功能和文字编辑功能，但价格昂贵。 方案二：采用数码管显示。它能在低电压、小电流条件下驱动发光，能与 cmos、itl 电路兼容。体积小，重量轻，抗冲击性能好寿命长，使用寿命在 10 万小时以上，甚至可达 100 万小时。成本低。故选择后者。 三、三、系统的硬件设计与实现系统的硬件设计与实现3.13.1 系统硬件概述系统硬件概述数字脉冲宽度测量仪的框图如图 1-1 所示：4门控电路控 制 门主 控 门计数器译码器显示器石英 振荡器分频电路图 1-1 数字脉冲
5、宽度测量仪的原理框图 在测量启动信号和被测信号共同作用，门控电路输出一个宽度等于被测脉冲 周期的正脉冲，这时控制门输出一个宽度等于被测脉冲宽度 tx 的正脉冲给主 控门，其另一个输入端周期 T=1 ms 的时标信号，通过主控门送计数器译码显 示电路进行计数显示。当被测的第一 个正脉冲接受时，控制门输出低电平，主 控门随之关闭输出低电平，计数接受，显示器的数字为被测脉冲宽度的时间。 每进行一次测量，只能测一个正脉宽度的时间。时标信号是由石英晶体振荡器输出的脉冲信号经若干次分频后获得的周期 T=1ms（f=1KHz）的脉冲。由于石英晶体振荡器输出脉冲的频率准确而稳定，因 此，时标脉冲的周期 T=1
6、ms 是很准确的，约感其作为计时标准，可提高计时的 精确度。如对计时精度要求不高时，则时标脉冲可由普通振荡器获得。3.23.2 主要单元电路的设计主要单元电路的设计3.2.13.2.1 石英晶体振荡器电路的设计石英晶体振荡器电路的设计为得到频率稳定性很高的振荡信号，多采用由石英晶体组成的石英晶体振荡器。石英晶体的电路符号及振荡电路如图 1-2 所示。124069U1A344069U1B12XTAL4MHzY13.3kR12.7kR20.01ufC10.01ufC2124069U1CAGND10V图 1-2 振荡电路5在石英晶体两个管脚加交变电场时，它将会产有利于一定频率的机械变形，而这种机械振
7、动又会产生交变电场，上述物理现象称为压电效应。一般情况下，无论是机械振动的振幅，还是交变电场的振幅都非常小。但是，当交变电场的频率为某一特定值时，振幅骤然增大，产生共振，称之为压电振荡。这一特定频率就是石英晶体的固有频率，也称谐振频率。石英晶体的选频特性非常好，串联谐振频率 fs 也极为稳定，且等效品质因数 Q 值很高。只有频率为 fs 的信号最容易通过，而其他频率的信号均会被晶体所衰减。电路中并联在两个反相器 4069 输入，输出间的电阻 R 的作用是使反相器工作在线性放大区，R 的阻值分别为 3.3k 和 2.7k。电容 C1用于两个反相器间的耦合，而 C2的作用，则是抑制高次谐波，以保证
8、稳定的频率输出。电容 C2的选择应使 2RC2fs1，从而使 RC2并联网络在 fs 处产生极点，以减少谐振信号损失。C1的选择应使 C1在频率为 fs 时的容抗可以忽略不计。电路的振荡频率仅取决于石英晶体的串联谐振频率 fs，而与电路中的R，C 的数值无关。这是因为电路对 fs 频率所形成正反馈最强而易于维持振荡。为了改善输出波形,增强带负载的能力，通常在振荡器的输出端再加一级反相器 4069。输入的信号为 4MHz，这样输出的信号频率为 4MHz。3.2.23.2.2 分频电路的设计分频电路的设计由于石英晶体振荡器输出信号的频率为 1MHz，为了获得周期 T=1ms 的时标脉冲， 需采用三
9、级分频电路 。如下图。三级十分频电路可由 4024（1）4024（2） 组成，分频信号由 EN 端输入，经三级十分频电路后，最后一级分频电路便输出 1KHz 的脉冲信号，即 T=1ms。CLK1RST2Q112 Q211 Q39 Q46 Q55 Q64 Q734024U1 CLK1RST2Q112 Q211 Q39 Q46 Q55 Q64 Q734024U2 4096KHz32KHz330R3330R44KHz分频电路3.2.33.2.3 测量控制电路的设计测量控制电路的设计电路如下图，它由清零控制门、控制电路和控制门组成。其工作原理：当按下 清零控制开关 S2 时，清零控制门 G2 输入高电
10、平，其一路送触发器 FF2 和计数 器 4518（1）4518（4）的清零端，使 4 位计数器和触发器 FF2 同时清零。另6一路竟 G3 反相输出低电平，使 G4 输出高电平，触发器 FF1 也清零，这时， Q1=Q2=0、/Q2=1。S2 时，G3 输入接低电平地，输出高电平，这时 G4 输出低电 平 0。FF1 和 FF2 处于工作状态。当按下测量控制开关 S1，FF1 时钟端 CP 输入为负跃变，不起作用。当 S1 时， FF1 的时钟端输入正跃变，其由 0 状态翻到 1 状态，Q1=1，即 FF2 的 D2=1，在 输入被测正脉冲 us 的上升沿同时送到 FF2 的时钟端和控制门的输
11、入端，FF2 由 0 状态翻到 1 状态，Q2=1，控制门输出高电平，这时/Q2=0，使 FF1 清零， Q1=0，即 D2=0。当被测正脉冲 us 结束时，即 us 负跃到低电平，控制门关闭，输出随之回到低电平。在下一个脉 冲 us 的上升到达时，FF2 由 1 状态回到 0 状态。Q2=1、/Q2=1，因此，当被测 信号为周期性矩形脉冲时，控制门只能输出一个宽度等于被测脉冲 us 宽度的正 脉冲。 测量控制电路 CD4011 芯片如图所示：该器件为 16 脚封装,各端脚作用如下：为 8421BCD 码输入端， 为 8421BCD 码输入端，为测试信号的输入端，为消隐输入控制 端，为锁定控制
12、端，为 8421BCD 码输入端，为 8421BCD 码 输入端，为接地端，为译码输出端，为 VCC3.2.4 计数器、译码器和显示器电路的设计计数器、译码器和显示器电路的设计电路如图所示。由于计数器的最大计数容量为 9999 ms，因此，需采用 4 位十 进制计数器进行计数，从高位到低位分别为千位、百位、十位和个位。它们由 同步计数器 4518（4）4518（1）组成。计数脉冲由 EN 端输入，为来自主控 门输出的时标脉冲，这时 CP 端接低电平。进位信号由低位计数器 Q3 端送到相 邻高位计数器的 EN 端。当计到 9 时，计数器状态为 Q3Q2Q1=1001，当计到 10 时，计数器或到
13、初始的 0 状态，即 Q3Q2Q1Q0=0000，同时 Q3 送出一个负跳变7得进位信号，使相邻高位计数器进行加 1 计数，从而实现了十进制计数。计数 器输出 8421BCD 码。S2 为清零控制开关。当按下 S2 时，4 位计数器的清零控 制端接高电平+5V，计数器请零，Q3Q2Q1Q0=0000；当放开 S2 时，计数器请 零端 CR 接地，计数器处于计数状态。4 位译码器选用 BCD 输入的 4 线-7 段锁存译码器/驱动器 4511，可直接驱动 LED 数码管显示器。其代码输入端为 A3A2A1A0，输入 8421BCD 码。七个输 出端为 YaYg，高电平有效，分别和共阴 LED 数
14、码显示器的 ag 七个发光段 相连。为防止数码显示器被烧坏，七个发光段与译码器输出之间应分别串入100510 的限流电阻。为保证 4511 能正常工作，其消隐输入端/BI 和灯测试输入端/LT 应接高电平， 而数据锁存控制端 LE 则应接低电平。四四. .系统测试系统测试调试过程有如下结果： 方波 A 路频率方波 A 路幅度结果显示 1Hz5V500 10Hz5V50 100Hz5V5五、期考作品调试过程分析五、期考作品调试过程分析1.1.检查安装接线检查安装接线用万用表1 档测量电源端和地线端间的电阻，以排除电源短路。 检查电路安装接线。集成芯片安插的方向是否一致；电路连否出错；电子元 器件的插接或焊接的极性是否正确。如二极管、三极管、电解电容安装是否正 确；要
