《数电课程设计——eda电子钟》由会员分享，可在线阅读，更多相关《数电课程设计——eda电子钟（21页珍藏版）》请在金锄头文库上搜索。
1、数字电子电路 EDA课程设计报告专业班级：*姓名：叶荆风学号：*制作日期：2011 年 07 月 06 日2华中科技大学文华学院课程设计任务书院（系）：机械与电气工程学院 基层教学单位：电子线路实验学 号 100372011322 学生姓名 杨永泉 专业（班级） 应电（1）班设计题目 多功能数子钟设计技术参数用 24 小时制进行时间显示能够显示小时，分钟，秒上电后从“00：00：00”开始显示设计要求采用 6 个静态数码管显示时间工作量学会使用 Max+PlusII 软件和实验箱；独立完成电路设计，编程下载、连接电路和调试；参加答辩并书写任务书。工作计划1. 了解 EDA 的基本知识，学习使用
2、软件 Max+PlusII，下发任务书，开始电路设计；2. 学习使用实验箱，继续电路设计；3. 完成电路设计；4. 编程下载、连接电路、调试和验收；5. 答辩并书写任务书。参考资料数字电子技术基础.康华光主编.高等教育出版社.电子线路实验*设计*仿真讲义.指导教师签字 基层教学单位主任签字说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。2011 年 07 月 06 日 3中 文 摘 要本实验利用 Max+PlusII 软件，结合所学的数字电路的知识设计一个 24 时多功能数字钟，具有正常分、秒计时，动态显示，保持、清零、快速校分、整点报时、时段控制、闹钟功能。文章分析了整个电路的
3、工作原理，还分别说明了各子模块的设计原理和调试、仿真、编程下载的过程，并对最终结果进行总结，最后提出了在实验过程中出现的问题和解决的方案。通过实验掌握了一些逻辑组合器件的基本功能和用法，同时体会到了利用软件设计电路的方便快捷，避免了硬件布线的繁琐，提高了效率。关键词 数字计数器 动态显示 保持 清零 快速校分 整点报时 闹钟 软件设计 外 文 摘 要AbstractUsing the Max+PlusII, we design a digital clock of 24 hours with learning electric circuit knowledge The circuit can
4、 keep the time, display， reset, adjust the minute and hour, ring the time in the round number time and alarm clockThe paper has analyzed the principle of all work and explained the designing principle of different parts separately By debugging, simulating, compiling, programming, I put forward a mat
5、ter and give a settling plan I know about the basic functions and using method of some electric pieces in this experiment At the same time, I realized the convenience of making use of the software to carry on the electric circuit, which is fast, avoided the hardware cloth line tedious, and raised th
6、e efficiency Keywords digital counter, dynamic display, keep, clear, check time, 4time, alarm clock，software design一、引言EDA 是电子设计自动化（Electron Design Automatio）目前电子技术的发展使电子系统越来越来复杂，传统的手工和简单工具已无法满足设计需求，因而利用计算机和相应的设计软件成为当前常用的设计方法。数字系统设计的发展日新月异，数字系统设计的理念和设计方法在过去的几十年时间也发生了深刻的变化，从 CAD（计算机辅助设计） 、CAM（计算机辅助制造
7、） 、CAT（计算机辅助测试）和 CAE（计算机辅助工程）的概念发展起来的，设计自动化程度越来越高，设计的系统复杂性也越来越强。目前 EDA 电子技术的发展已成为现代设计技术的核心，没有 EDA 技术支持，想要完成超大规模集成电路的设计制造是不可想象。反过来生产制造技术又不断对 EDA 技术提出更新更高的要求，促使其不断地向前发展。二、实验要求1 能进行正常的时，分，秒计时功能。完成一天二十四小时的计时；2 提供八个数码管动态显示时，分，秒；3 对于时钟要提供校正功能，能对于分、时分别提供校正。4 时钟具有整点报时功能，当时钟计到每个小时 5951”时开始报时，在 5951”,5953”, 5
8、955”,5957” 时发出低音 , 5959”时发出高音；5 闹钟的功能，可以根据需要自己设定闹钟的闹时时间（精确到分） ，响铃一分钟，期间可通过开关关闭闹铃。闹铃的铃声可以切换为多种声音，如动画过关响声，警铃声等；6 设计要求：小时计数器为 8421BCD 码 24 进制 ；分和秒计数器为 8421BCD码 60 进制计数器；扩展功能：校正时和分； 正点报时；时段控制；。7 请用原理图输入法（即图形输入法）在 Max-plus软件系统平台上建立数字电子钟电路的 顶层文件并完成编译和仿真。 58 输入变量：时钟 CPS，直接清零 RD；输出变量： 小时计时 H7.4、H3.0为 8421BC
9、D 码输出，其时钟为 CPH；分计时 M7.4、M3.0为8421BCD 码输出，其时钟为 CPM;秒计时 S7.4、S3.0为 8421BCD 码输出，其时钟为 CPS 等。建议：在顶层文件中，由若干低层模块（“打包” ）组成整个多功能数字钟，分别对各模块作设计及仿真，最后级连各模块（创建的包） ，统调、仿真及下载，从而实现各项功能。三、 模块介绍计数部分：利用 74160 和与非门组成的计数器，它们采用异步（置零端）连接，外接标准 1Hz 脉冲信号进行计数。（1）真值表74160 功能如下表所示：输入 输出CLK LDN CLRN ENP ENT D C B A QD QC QB QA R
10、CO L L L L L L L H d c b a d c b a * H H L QD QC QB QA * H H L QD QC QB QA L H H H H L L L L L H H H H L L L H L H H H H L L H L L H H H H L L H H L H H H H L H L L L H H H H L H L H L H H H H L H H L L H H H H L H H H L H H H H H L L L LRCO 进位输出端CLK 时钟输入端CLRN 异步清零端（上升沿有效）ENP 计数控制端ENT 计数控制端ABCD 并行数据
11、输入端LDN 同步并行置入控制端QA-QD 输出端6 H H H H H L L H H* RCO = QD & QA & ENT与非门真值表如表 2 所示：A B Y0 0 10 1 11 0 11 1 0表 2 与非门真值表反相器真值表如表 3 所示：A Y0 11 0表 3 反相器真值表（2）直观图四、设计电路及仿真步骤 1设计一个 60 进制的电路图实验器材：两片 74161 芯片及相关逻辑门a.设计出电路图如下60 进制电路图b.对该图进行编译（compiler）及波形仿真（waveform editor） ，通过后进行存档；60 进制编译图860 进制仿真图c.在图形输入界面上进行
12、打包工作，将 60 进制图建立成模块：9在上方工具栏中选 file/create default symbol该工作做好后可以暂时不管它，等级联时在使用；注意事项：.在连接电路过程中应注意线条的分布，不要随意交错相 1连，以免是自己混淆在连接电路过程中，应合理安排各器件的布局，让电 2路看起来美观. 将 60 进制建成模块后存档，等级联时再使用 3.电路图完成后必须存档 4.在进行检测前，一定要将电路图指向当前文件，不然无 5法仿真2设计一个 24 进制的电路图实验器材：两片 74161 芯片及相关逻辑门a.设计出电路图如下：24 进制电路图10b.对该图进行编译（compiler）及波形仿真
13、（waveform editor） ，通过后进行存档；24 进制编译图24 进制仿真图c.在图形输入界面上进行打包工作，将 24 进制图建立成模块：11在上方工作栏中选 file/create default symbol注意事项：.在连接电路过程中应注意线条的分布，不要随意交错相 1连，以免是自己混淆在连接电路过程中，应合理安排各器件的布局，让电 2路看起来美观. 将 24 进制建成模块后存档，等级联时再使用 3.电路图完成后必须存档 4.在进行检测前，一定要将电路图指向当前文件，不然无 5法仿真12d.得到 24 和 60 进制电路图建立模块如下图24 和 60 进制模块图注意事项：.在前
14、面建立的模块打开时，必须新建一个文本框，在分 1个打开.在建立模块前，必须先对电路图进行检测，要确保电路 2图是正确的3.设计一个具有整点报时功能的电路图13注意： .对电路图进行打包 1.上面的模块保证在 59 分钟是句有的报时功能 2.中间模块报证在 51，53，55，57，59 秒时具有的报时功 3能 .下面模块是一个 T 触发二分频电路保证在 59 秒发出不一 4样的声音仿真波形如图得到了不同时刻的波形图:.在 59 分 51,53，55，57 秒时得到的是一个 500HZ 的输出 1.在 59 分 59 秒时得到 1000HZ 的输出 2从图上可以清楚看出，这样一个多功能数字时钟的报
15、时功能如下图所示整点报时波形144.时段控制电路图如下这个电路图保证了在晚上 19 点到早上 6 点时段内灯自动开启时段控制仿真波形仿真波形分析及结论：由仿真波形分析得知在时段控制上，即在上午 05：00 直到下午 19：00 期间，输出变量 Z0，以外时段输出变量 Z1，分析过程完全符合多功能数字电子钟时段控制功能，逻辑电路设计正确。5.校时校分功能的电路图如下15.当 CP60M 输入低电平时， CPS 的频率就直接传到了 CPH,及 1时钟秒的频率和小时的频率达到同步，从而达到校时的功能.当 CP60S 输入低电平时，CPS 的频率就直接传到了 CPM,及 2时钟秒的频率和分的频率达到同步，从而达到校时的功能6.多功能数字钟图这个是同时实现校时校分，整点报时以及时段控制的功能16总图的仿真波形如图得到一个完整的多功能数字钟的波形图7.多功能数字电子钟的顶层逻辑电路17这个图是集结了多功能数字钟校时校分，整点报时以及时段控制于一体的总图，为了能在 FPCG 芯片上进行仿真模拟，需要在里面添加一个译码包，及控制开关，然后进行管脚分配，再通过整体下载到
