《2015-2016秋季数字电子技术基础(a卷)答案》由会员分享，可在线阅读，更多相关《2015-2016秋季数字电子技术基础(a卷)答案（4页珍藏版）》请在金锄头文库上搜索。
1、第 - 1 -页 共 4 页北方民族大学试卷课程代码：01100450 课程：数字电子技术基础（A 卷答案）一、填空题（共 30 分，每空 2 分）1、 （101011.011） 2=（ 53.3） 8=（2B.6 ） 162、 逻辑函数 的最大项表达式为（写成 型） ；(,)()YABCM(2,567)的最小项表达式为（写成 型） 。Fm(0,125)3、 卡诺图的相邻有几何相邻，相对相邻，相重相邻。4、 TTL 与非门多余输入端的处理方法是 悬空或接高电平。5、 TTL 三态门的三种可能的输出状态分别是高电平、 低电平 、高阻态。6、 按照输出信号的特点不同，可以将时序逻辑电路分为 米里
2、型和 摩尔型。7、 有一电路如图所示， 的逻辑表达式为 。YYA8、 脉冲宽度与脉冲周期的比值称为 占空比 。9、 D 触发器的特征方程为 。1nQD二、单项选择题（每题 2 分，共 10 分）1、 中的冗余项为（ D ） 。ADCBAA） B） C） D）BAB2、下列逻辑电路中，是组合逻辑电路的是（ D ） 。A）数码寄存器 B）计数器 C）移位寄存器 D）加法器 3、逻辑式 中存在( )型冒险。YAA）0 B）1 C）0,1 D）无冒险4、若输入变量 A，B 取值相同时，输出 F=0，否则 F，则其输出与输入的关系是（ B ） 。A）与或运算 B）异或运算 C）同或运算 D）与非运算5、
3、当 ，钟控 RS 触发器的 的值为（ A ） 。1,0,1DPRS1,nQA）, B）, C）1,1 D）0,0三、判断题（10 分，每题 2 分）1、 CMOS 电路多余不用的输入端不能悬空。 （ 对 ）2、 主从 JK 触发器存在一次翻转现象。 （ 对 ）3、 余 3 循环码是一种有权码。 （ 错 ）4、 单稳态触发器由稳定状态能够自动恢复到暂稳态。 （ 对 ）5、 存储器字扩展增加的是 I/O 端个数。 （ 错 ）四、基础题（共 20 分）1、代数化简法化简： （5 分）()YBCDAB解：评分标 准：有化简步骤加 3 分，利用正确公式加 2 分题目 一 二 三 四 五 总成绩 复核得分
4、阅卷教师计算科学与工程、医学影像技术 学院 专业 级 班 姓名: 学号:20152016学年 秋季 学期期末考试试题（适用于计算科学与工程学院、医学影像技术系2013级及各专业本年度重修学生）-密-封-线-第 - 2 -页 共 4 页()YBCDAB2、卡诺图化简： （5 分）(,)(0,2678,14)FABCDm评分标准：正确画出卡诺图加 2 分，画出正确的包围圈加 2 分，正确结果得 1 分解： 3、下图所示电路中，已知 CP、A、B 的波形。 （10 分）（1） 求 的函数表达式1nQ（2） 求 真值表；（3）画出 的波形图（初始状态为 0） 。 评分标准：求出正确函数表达得 4 分，
5、真值表得 3 分，画出正确的波形图得 3 分解： 1,nn nnnJAQKBAQB CPA B 1n0 0 10 1 nQ1 01 1 0五、分析设计题（共 30 分）1、用 74LS161 设计 8 进制计数器，允许添加适当的逻辑门电路，需写清设计分析过程。 （共 10 分）a) 采用复位法（异步清零）实现。 （5 分）b) 采用置位法（同步置数）实现，预置数 。 （5 分）3210D第 - 3 -页 共 4 页（ 为计数器的高位输出）32103,CQETQ评分标准：各题有设计过程分析和反馈逻辑设计的得 3 分，画出正确的连线图得 2 分解： 题目要求用复位法（异步清零）实现 8 进制计数器
6、，要用到 端，DR，此时 ，只需将 通过012345670（ ） 3210Q3Q一非门接到 端即可，且 ET=EP=1, 1，CP 接时钟脉冲， 接地或悬空均可。DRLD0,评分标准：有设计过程分析和反馈逻辑设计的得 3 分，画出正确的连线图得 2 分 采用置位法（同步置数）实现 8 进制计算器，要用到 端，预置数 ，则LD3210D，只需将 通过一与非门接到 端即可，且 ET=EP=1, 1，CP 接3210Q31,QR时钟脉冲。2、写出如图所示电路的驱动方程和状态方程，列出状态表，画出状态图，并分析电路的逻辑功能，判断电路能否自启动？ （10 分）解：评分标准：驱动方程 2，状态方程 3
7、分，状态图 2 分，状态转移图 2 分，逻辑功能 1 分（1）写出驱动方程和输出方程（2）求状态方程（3）列状态转移表、画状态图74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 第 - 4 -页 共 4 页（4）概括功能：这是一个不具备自启动特性的同步六进制计数器。3、 设计一位全加器，加数 A ，被加数 B ，和为 S，低位来的进位 CI ，向高位的进位 CO。要求： 列出真值表； （5 分）用译码器 74LS138 实现； （5 分）解：真值表如下：评分标准：正确的真值表得 5 分A B CI S CO0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1评分标准：推导过程得 3 分，正确接线图得 2 分用 74LS138 实现，取 ，则210ABCI12471247(,).Smm35673567(,).COmY0 1 Y2 3 Y4 5 Y6 7 74LS138 A2 A1 A0 S1 S2 S3 CIB A 1 & & S CO
