《集成电路高温动态老化系统》由会员分享，可在线阅读，更多相关《集成电路高温动态老化系统（11页珍藏版）》请在金锄头文库上搜索。
1、集成电路高温动态老化系统产品详情符合标准：GJB548（等同 MIL-STD-883）、GJB 597（等同 MIL-M-38510）适用范围：适用于对各种数字、模拟、数模混合集成电路和 SOC电路、微处理器、存储器等微电子电路进行高温动态老化试验。工作特性: 一板一区工作方式，最多可同时进行 16种规格、批次的器件进行筛选试验，适应多品种、小批量。 超温报警装置，确保温度条件安全施加。 可检测各组电源工作情况及试验箱温度并描绘其与时间相关的曲线。 软件全编辑信号产生方式，可满足包括存储器在内的多种集成电路器件的动态老化要求。 集成的用户软件包基于 WINDOWS平台开发，功能完备并有良好的可
2、扩展性。主从式 RS485全双工高速串行通讯接口，远距离通讯能力强，数据传输安全可靠。试验容量和系统分区可根据实际情况另行配置。试验箱可选择两个小型试验箱，每个试验箱装 8块老化板，可同时进行两个温度条件的试验。可提供专用调式台，具备独立的 DUT试运行接口和维修接口，方便试验前或试验中对 DUT和老化板进行试验状态检查。电子电路进行高温动态老化试验。技术性能：型 号 ELEA-V ELEH-V系统分区 16区（标准）试验容量 20816（以 DIP14计） /试验温度 最高 150数字信号路数 每板 64路 每板 8路数字信号每路可独立编辑信号的数据、地址、控制、三态特性；信号最高频率：2M
3、Hz；最小编程分辨率 100ns，最小编程步长 100ns；编程深度 256k；信号幅度程控范围：2.0V18.0V；最大寻址深度：64G；数字信号可采用直接输入、字符输入、程序输入三种方法编程；模拟信号 多路多种类模拟信号发生单元及驱动电路，最高频率可达 1MHz;最大驱动电流：1A;信号幅度 Vpp20V；直流偏移量：01/2Vpp；试验状态监测64路信号示波监测接口；宽范围数字、模拟信号频率自动测试、记录；二级电源电压监测；二级电源电流、信号峰值监测（可选）通讯速率 500K二级电源可程控VCC、VMUX、VEE；输出能力：2V18V/10A；具备灌电流能力；2组正电源：VCC1（+2V
4、+36V）、VCC2（+2V+36V）；2组负电源：VEE1（-2V-36V）、VEE2（-2V-36V）；电流为最大 10A；具有过流、过压及过热保护功能；输入：AC380V,50Hz,三相（220V 单相可选）；电源要求整机功率：8kW 以下 整机功率：12kW 以下重 量 约 500kg外形尺寸 （宽 1313mm1950mm1350mm高深）摘要：在数模混合集成电路设计中电压基准是重要的模块之一。针对传统电路产生的基准电压易受电源电压和温度影响的缺点，提出一种新的设计方案，电路中不使用双极晶体管，利用 PMOS 和 NMOS 的阈值电压产生两个独立于电源电压和晶体管迁移率的负温度系数电
5、压，通过将其相减抵消温度系数，从而得到任意大小的零温度系数基准电压值。该设计方案基于某公司 0.5m CMOS 工艺设计，经 HSpice 仿真验证表明，各项指标均已达到设计要求。电压基准是混合信号电路设计中一个非常重要的组成单元，它广泛应用于振荡器、锁相环、稳压器、ADC，DAC 等电路中。产生基准的目的是建立一个与工艺和电源电压无关、不随温度变化的直流电压。目前最常见的实现方式是带隙(Bandgap) 电压基准，它是利用一个正温度系数电压与一个负温度系数电压加权求和来获得零温度系数的基准电压。但是，在这种设计中，由于正温度系数的电压一般都是通过晶体管的 be 结压差得到的，负温度系数电压则
6、直接利用晶体管的 be 结电压。由于晶体管固有的温度特性使其具有以下局限性：(1)CMOS 工艺中对寄生晶体管的参数描述不十分明确；(2)寄生晶体管基极接地的接法使其只能输出固定的电压；(3)在整个温度区间内，由于 Vbe 和温度的非线性关系，当需要输出精确的基准电压时要进行相应的曲率补偿。为了解决这些问题，提出一种基于 CMOS 阈值电压的基准设计方案。它巧妙利用 PMOS 和 NMOS阈值电压的温度特性，合成产生与温度无关的电压基准，整个电路不使用双极晶体管，克服了非线性的温度因子，并能产生任意大小的基准电压值。1 传统带隙电压基准电路图 1 为典型带隙基准的原理示意图。假设 R1=R2，
7、根据运算放大器 两输入端电压相等的原则，可以得到 Va=Vb，又 Vbe1-Vbe2=VTlnn，因此输出电压为：Vbe 在室温下的温度系数约为-20 mVK，而热电压、VT 在室温下的温度系数约为 0085 mVK。合理设置 R2，R3 和 n 的值，可以得到零温度系数的基准电压。但是，由于前述有关晶体管温度特性的缺陷，使得实际设计中会存在很多困难。鉴于此，将对传统带隙基准进行改进，基于 MOS 阈值电压设计一款零温度系数的基准电路。2 新型电压基准电路2 1 MOS 器件的温度特性对长沟道 MOS 器件而言，其工作区域可划分为饱和区和线性区。饱和区的工作电流为：式中：COX 为单位面积的栅
8、 电容；pN 为电子的迁移率；W ，L 为栅的宽和长；VTN 为 NMOS 的阈值电压。在式(3)和式(4)中，有两项与温度相关的参数：阈值电压 VTN 以及迁移率 N。阈值电压与温度关系式为：式中：VT(TNOM)是标称温度下的阈值电压；KT1 是阈值电压的温度系数；KT1l 是阈值电压的沟道调制系数；KT2 是阈值电压的衬偏系数。从该式可以看出，阈值电压和温度呈线性关系。相反，迁移率卢 N 与温度呈非线性的函数关系，表达式为：式中：N(TNOM) 为标称温度下的迁移率； Ute 为 N的温度系数，典型值一般在-20-1 5 之间。由于迁移率弘 N 是温度的非线性函数，所以很难利用 MOS
9、特性产生精确的基准电压。一种方法是利用晶体管产生 PTAT 电压进行补偿。但是，PTAT 电压恒定的温度系数使得基准电压只能在一个固定的温度点上产生零温度系数的基准电压。因此，在该设计中，为了克服迁移率非线性的影响，通过两个分别与PMOS 和 NMOS 阈值电压成正比的电压相减而进行抵消。2 2 设计原理图 2 为该基准电路的设计原理图。如图 2 所示，首先产生两路分别与 PMOS 和 NMOS 阈值电压成正比的电压 VP 和 VN，通过设置合理的系数 K1，K2，使得两者的温度系数相抵消，从而得到低温度系数或零温度系数的基准电压。产生的基准电压表达式如式(7)所示：并且该电压值可以根据要求进
10、行设置。图 3 为该设计原理的模块示意图。模块 1 为电压 VP 的产生电路；模块 2 为电压 VN 的产生电路；VP 与 VN 再通过模块 3 所示的减法器电路进行相减，使得两者的温度系数相抵消，从而得到零温度系数的基准电压 Vref。2 3 基于 PMOS 阈值电压产生 VP 电路设计如图 3 中模块 1 所示，VP 是由 PMOS 管 MP1，MP2 产生的一个随温度变化的线性电压。运放 A1使 MP2 的漏极电压等于 Va，通过适当调整 R1 和 R2 阻值，使得 MP1 工作在饱和区，MP2 工作在线性区。电路中 MP1 与 MP2 形成正反馈，而 R1 与 R2 形成负反馈，且负反
11、馈的作用大于正反馈。可以看出，在产生线性电压 VP 的过程中，当 VP 为 0 时，流过 MP1，MP2 电流为 0，即存在一个零点。所以增加MOS 管 MP3 作为启动管，通过给 MP3 的源端提供一个启动电压 VST1 来使其脱离零点，进入正常工作。当 VP=0 V 时，MP3 导通，并向 MP1 灌人电流，使得 MP1 的源极电压升高，从而运放 A1 开始工作。当正常工作后，MP3 关断，降低功耗。由于启动电压 VST1 并没有精确的要求，所以可以直接从输入电压分压得到。从图 3 中模块 1 中分析可以得到，经过 MP1，MP2 的电流分别为：从结果可以看到，迁移率 n对电压 Vp 的影
12、响已经被消除；Vp 是 Vtp 的线性函数，并且 VPVTP仅由 MP1，MP2 的宽长比和 R1，R2 的阻值决定。根据式(5)中 VT 和温度之间的线性关系可得，VP 也是随温度线性变化的电压值。图 4 所示的是 HSpice 的仿真波形，从图中可以看出，当温度从-40 变化到 125时，VP 随温度线形变化。2 4 基于 NMOS 阈值电压产生 VN 电路设计如图 3 中模块 2 所示，VN 是由 MN1，MN2 产生的一个随温度变化的线性电压。与 VP 产生电路不同的是，通过合理设置 R3，R4 的值，使得 MN1 与 MN2 都工作在饱和区。MP4 为启动管，它使得电路尽快摆脱零点进
13、入正常工作，然后自行关闭。经过 MN1 和 MN2 的电流分别为：式中：VTN 为 MN2 的阈值电压；VTNo 为 Vsb=0 的阈值电压。同样暂时假设运放 A2 不存在失调，则：由式(17) 可知， VN 仅为阈值电压的函数，并且，忽略体效应对 VN 的影响，VN 仍然可以看作是温度的线形函数。图 5 所示的是 HSpice 的仿真验证波形，同样，从图中可以看到，当温度从-40变化到125 时，VN 亦随温度线形变化。2 5 减法器电路设计从式(12) 、式 (17)可以看出， VP 与 VN 均为负温度系数，所以可以通过 VP 与 VN 相减得到一个近似零温度系数的基准电压。减法器的电路
14、设计如图 3 中模块 3 所示。从图中可以得到，减法器的传输函数为：通过合理设置(1+R5R6+R5R7)可以抵消 VP 与 VN 的温度系数，而 R7R5 可以用来设置设计者需要的基准电压值。可见，通过这种方式设计的基准电压不一定是一个固定的 1.25 V 电压，而是可以通过调整 R7 和 R5 的阻值来达到设计者需要的基准电压。2 6 运放设计为了提高基准电路的特性，设计电路中的运放 A1，A2 ，A3 均采用折叠式的共源共栅结构，具有很高的电压增益与宽的线性区间，保证了较高的基准精度与较大的调整空间，电路结构如图 6 所示。在输出端采用一个：PMOS 源跟随器 M14 以提高运放的输出摆
15、幅。经 HSpice 仿真验证，该运放开环增益 105 dB，CMRR 和 PSRR 均在 150 dB 以上，保证了较好的电源特性和共模特性，仿真波形如图 7 所示。由于工艺及实际生产中存在偏差，运放通常会受到输入“失调”的影响。假设失调电压为 Vos，以 A1为例，原来的式(10)与式(12) 变为：因为 VOS1VTP，所以含有 VOS1 的多项式的值也很小，其对于 VP 的影响也小。同理对A2，A3 ，式(17) ，式(18)变为：同样，由于 VOS2VTN，VOS3VP，所以 A2，A3 的失调电压对于 VN 和 Vref 的影响也很小，并且，其对于 Vref 的作用还可以通过 R7
16、R5 来补偿。3 电路设计基于上面分析，该电路基于某公司 0.5 m工艺设计，表 1 所示的是图 3 中部分器件的设计参数。为了减小运放的失调电压，MP1，MP2 对和 MN1，MN2 对均采用相同的宽度以确保较好的匹配性。另外，由式(11) 、式 (16)分析可以看出，阈值电压也需要一定的匹配，因此设计中使用一些大尺寸的器件，并在版图中将它们放置在相邻的位置，以消除失调。4 结 语依据 CMOS 阈值电压和温度的线性关系，利用阈值电压产生两个独立于电源电压和晶体管迁移率的负温度系数电压 VP 和 VN，通过将其相减，抵消温度系数，从而得到任意大小的基准电压值。设计电路中不涉及双极晶体管，从而避免了其带来的温度影响。电路基于某公司 O5 m CMOS 工艺设计，利用HSpice 进行仿真验证，各项指标均已达到设计要求
