《Altium_designer_rule规则模版说明》由会员分享，可在线阅读，更多相关《Altium_designer_rule规则模版说明（50页珍藏版）》请在金锄头文库上搜索。
1、Altium Designer 规则模板使用说明,目的,规范Altium Designer软件设计规则设置；提高Altium Designer软件设计效率，减轻工作强度；提高最终数据DRC检查覆盖范围，提高审核效率和准确性。,规则模板导入,单击Design rules 右键 Import Rules 如图：,规则模板导入,按住Shift选取所有规则 点击OK,规则模板导入,选择规则文件 （rule.RUL） 点击打开,规则模板导入,跳出对话框点击YES，规则模板导入成功。,主要规则,Clearance设置Width设置Routing Vias Style设置Differential Pairs
2、 Routing设置Plane设置Length_class_设置Acute Angle设置,Clearance设置,Clearance_polyClearance_room_Bga_08mmClearance_room_Bga_1mmClearance_cf_viaClearance_cf_padClearance_via_allClearance_pad_allClearance_cf90_1Clearance_cf90_2Clearance_cf100_1Clearance_cf100_2Clearance_All,Clearance_poly,更改铺铜间距设置（默认20mil）,Clea
3、rance_room_Bga_08mm,更改安全间距设置（默认4mil，可根据实际情况进行更改）更改或添加Room名称,Clearance_room_Bga_1mm,更改安全间距设置（默认为4mil，可根据实际情况进行更改）更改或添加Room名称,Clearance_via_all,过孔安全间距设置（默认7mil）,Clearance_pad_all,焊盘安全间距设置（默认7mil）,Clearance_cf90_1,控制90欧姆差分线推挤间距，避免单线推挤时间距发生变化更改层名和间距（根据阻抗结构图）,Clearance_cf90_2,控制90欧姆差分推挤间距，避免单线推挤时间距发生变化更改
4、层名和间距（根据阻抗结构图）,Clearance_cf100_1,控制100欧姆差分推挤间距， ，避免单线推挤时间距发生变化更改层名和间距（根据阻抗结构图）,Clearance_cf100_2,控制100欧姆差分推挤间距， ，避免单线推挤时间距发生变化更改层名和间距（根据阻抗结构图）,差分信号设置,在右侧编辑器第一个下拉选项中选择 DifferentialPairs editor 点击右下脚的Create from nets （从网络创建）如图：,差分对添加,在差分后缀中分别键入N or P，点击execute（执行);在差分后缀一般有“N/P”“+/- ”“H/L”确定所有差分后缀的差分添加
5、完毕,建立差分组,Design/classes/differential pair classes/根据差分特性阻抗的不同可将差分对分组，一般我们可分为cf100,cf90，每组对应相应的差分对。,Clearance_All,全局安全间距设置（默认为7mil）说明：Clearance_via_all和Clearance_pad_all两条规则激活后，本规则实际是线到线的安全间距规则,Clearance设置优先权,优先权默认为如图所示，不要随意改动需要设置的规则打勾激活,Width设置,Width_room_Bga_08mmWidth_room_Bga_1mmWidth_class_clkWid
6、th_class_vcc&gndWidth_diffPairs_cf90Width_diffPairs_cf100Width_signal_50,65,75Width_all,Width_room_Bga_08mm,更改线宽设置（默认全部最大最小5mil）更改或添加Room名称,Width_room_Bga_1mm,更改线宽设置（默认最大最小7mil）更改或添加Room名称,Width_class_clk,更改特殊信号（时钟）线宽设置（默认最大最小12mil）更改或添加Net class名称：clk,Width_class_vcc&gnd,更改电地线宽设置（默认最小10mil）更改或添加Net
7、 class名称：vcc&gnd,Width_diffPairs_cf90,更改90欧差分对应每层线宽（根据阻抗结构图）最大最小值一致,Width_diffPairs_cf100,更改100欧差分对应每层线宽（根据阻抗结构图）最大最小值一致,Width_signal_50,65,75,对于有多种单线阻抗的。新建相应的class,分别命名为“signal_50”“signal_65”，“signal_75”根据结构图可更改不同层的线宽,Width_all,更改全局线宽（默认最小7mil，最大100mil）,Width优先权,可更改优先权（电地优先权最高，其它情况下线宽要求由细变宽，规则优先级由高
8、到低, ）需要设置的规则打勾激活,RoutingVias Style设置,RoutingVias_room_Bga_08mmRoutingVias_room_Bga_1mmRoutingVias_all,RoutingVias_room_Bga_08mm,更改过孔设置（默认为0.2/0.45mm）更改或添加Room名称,RoutingVias_room_Bga_1mm,更改过孔设置（默认为12/24mil）更改或添加Room名称,RoutingVias_all,更改过孔设置（默认为最小12/24mil最大20/40mil ）,Routing Vias Style优先权,无需更改优先权（默认设置
9、）需要设置的规则打勾激活,Differential Pairs Routing设置,DiffPairsRouting_cf90DiffPairsRouting_cf100DiffPairsRouting_all,DiffPairsRouting_cf90,更改90欧姆差分在每层对应差分走线间距（根据阻抗结构图）,DiffPairsRouting_cf100,更改100欧姆差分在每层对应差分走线间距（根据阻抗结构图）,DiffPairsRouting_all,更改差分在每层对应差分走线间距（无阻抗时默认设置）,Differential Pairs Routing优先权,Cf90，cf100规则优
10、先于全局默认为全激活,Plane设置,PlaneConnect_viaPlaneConnect_allPlaneClearance_viaPlaneClearance_allPolygonConnect_viaPolygonConnect_all,PlaneConnect_via,电源地在plane层过孔全连接(需要时激活）,PlaneClearance_via,过孔在Plane层的隔离大小设置（在过孔密度较高的板上可激活）,PolygonConnect_via,铺铜过孔全连接(需要时激活）,Plane优先权,过孔规则优先于全局规则,Length_class_设置,添加class等长规则更改class内信号的等长误差范围,Acute Angle设置,默认角度为90度规范走线，辅助检查断线头,Thank you ！,
