《数字频率计设计2》由会员分享，可在线阅读，更多相关《数字频率计设计2（25页珍藏版）》请在金锄头文库上搜索。
1、1目录：一 摘要二 概述三 设计任务书四 设计原理及方案五 整体电路设六 单元电路设计1逻辑控制电路2锁存器和清零3脉冲形成电路4时基电路和闸门电路5被测信号幅度扩展电路6整体电路图七 整体电路调试与仿真八 实验心得参考文献2摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频
2、法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了用数字电路设计了一个简单的数字频率计的过程。3概述频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为 1 秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。电子系统非常广泛的应用领域内，到处可见到处理
3、离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。 如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域。 4设计任务书设计一简易数字频率计，其基本要求是：1)测量频率范围 09999Hz；2)最大
4、读数 9999HZ,闸门信号的采样时间为 1s；.3)被测信号可以是正弦波、三角波和方波；4)显示方式为 4 位十进制数显示；5)使用 EWB 进行仿真；6)输入信号最大幅值可扩展。5设计原理及方案 数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率 ，而且还可以测量它们的周期。所谓频率就是在单位时间（1s）内周期信号的变化次数。若在一定时间间隔 T 内测得周期信号的重复变化次数为 N，则其频率为 f=N/T，据此，设计方案框图如图 1 所示：图 1 数字频率计组成框图图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率
5、等于被测信号的频率 f 。 ，时间基准信号发生器提供标准的时间脉冲信号，若其周期为 1s，则们控电路的输出信号持续时间亦准确的等于 1s。闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。秒信号结束时闸门关闭，技计数器得的脉冲数 N 是在 1 秒时间内的累计数，所以被测频率 f = N Hz 6一 整体电路设计如图 2（a） ，2（b）为数字频率计的工作过程图图 2（a） 数字频率计的组成框图图 2（b） 数字频率计的工作时序波形7数字频率计的工作过程是：被测信号 f 经脉冲电路整形，变成如所示的脉冲波形，其周期 T 与被测信号的周期相同。实际电
6、路输出标准时间信号，设其高电平持续时间为 1s，计数器的计数时间就是 1s，计数器计得的脉冲数N（如图所示）就是被测信号的频率。逻辑控制单元的作用有两个：其一，产生清零脉冲，使计数器每次从零开始计数；其二，产生所存信号，是显示器上的数字稳定不变。这些信号之间的时序关系如图 2（b）所示数字频率计由时基电路、控制电路、闸门电路、计数锁存和清零电路、脉冲形成电路和译码显示电路组成8二 单元电路设计 逻辑控制电路根据图 2(b)所示时序波形，在标准时间信号结束时所产生的下降沿用来产生锁存信号 ，同时锁存信号经过反相器有用来产生清零信号，锁存信号的脉冲宽度由本身电路的时间常数决定。因此这两个脉冲信号和
7、可疑由单稳态触发器产生，其电路如图 3 所示设锁存信号的脉冲宽度 t=1.1RC 若取 R=1000 K、C=0.01 Uf,则，t=1.1RC=0.011s。图 3 控制电路9 锁存器和清零锁存器的作用是将计数器在 1s 结束时的计数值进行锁存，使显示器获得稳定的测量值。因为计数器在 1s 内要计算成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数器的输出而变化，不便于读数。如图 2 所示，1s 的计数结束时。逻辑控制电路发出的锁存信号，将计数器此时的值送到译码器，因此显示器的数字是稳定的。选用了两片 8D 锁存器 74LS273 可以完成上述锁存功能。74LS273 的真值表如表 1
8、 所示。表 1 74LS273 真值表 当时钟脉冲 CP 的上升沿到来时，锁存器的输出等于输入，即 Q=D。从而将 4 个十进制计数器即个位、十位、百位、千位的输出值送到锁存器的输出端。正脉冲结束后，无论输入端 D 为何值，输出端 Q 的状态仍然保持原来的状态。所以在计数周期内，计数器的输出不会送到译码显示器。清零信号是在计数器的计算值送锁存后，为了下次计数而把计数器进行清零，所以在锁存信号发出后，利用反相器的功能得到一个对计数器清零的延时信号。有计数器 74LS90 的 R9（0）端接低电平，而把 R0(1)作为清零输入，该清零信号是高电平有效，而锁存信号也是高电平有效，而且计数器清零必须在
9、单稳触发信号之后，故在延迟反相器的基础上再加个反相器得到计数器的清零信号。10 脉冲形成电路脉冲形成电路的作用是将待测信号（如正弦波、三角波或者其他呈周期性变化的波形）整形为计数器所要求的脉冲信号，其周期不变。将其他波形变换成脉冲波的电路有多种，如施密特触发器、单稳态触发器、比较器等，其中施密特触发器的应用较多。电路形式采用 555 构成的施密特触发器，电路原理如图 4（a） 所示。 图中 R1 与 R2 的作用是将被测信号进行电平移动，因为 555 构成的施密特触发器的上触发电平 UT+ =2/3Ucc，下触发电平 UT=1/3Ucc，如图 4（b）所示。 4(a) 原理图11图 4（b）
10、波形图输入信号的直流电平 Uxo 应该满足下列关系 1/3Ucc1/2UT=0.83V.为使 Uxo=2.5V，对于图 4（a）所示电路，则取 R1=R2=10K。12 时基电路和闸门电路如图 2（a）所示，闸门电路是控制计数器计数的标准时间信号，决定了被测信号的脉冲通过闸门进入计数器进行计数的计数个数，其精度很大程度上决定了频率计的频率测测量精度。当要求频率测量精度高时，应使用晶体振荡器通过分频获得。在此频率计中，时基信号采用 555 定时器构成的多谐振荡器电路，当标准时间信号（1s 高电平）来到时，闸门开通，被测信号的脉冲通过闸门进入计数器计数；标准时间脉冲结束时（为低电平） ，闸门关闭，
11、计数器无时钟脉冲输入。例如，时基信号的作用时间为 1s，闸门电路将打开 1s，若在这段时间内通过闸门电路的脉冲数目为 1000 个，则被测信号的频率就是 1000Hz。由此可见闸门电路的逻辑功能可以有一个与非门来完成，如图 5 所示图 5 标准脉冲产生的闸门电路设标准时基为 1s 的脉冲是由 555 定时器构成的多谢振荡器电路产生的，由555 定时器构成的多谐振荡气的周期计算公式：t=t1+t2=0.693（R1+2R2）C；占空比为：D= t2/ t1+t2= R2/ R1+2R22/3VDD 时，输入又成为 R=1，S=1，这时负脉冲已经消失，输出又翻转成Vo=0，暂稳态结束。这时内部放电
12、开关接通，DIS 端接地，CT 上电荷很快放到零，为下一次定时控制作准备。电路的定时时间 TD=1.1RTCT。这两种单稳电路常用作定时延时控制。19图 2-3 脉冲启动型单稳电路 555 构成的施密特触发器如图 2-4，555 定时器构成的施密特出发器，其工作原理：图 2-4 555 定时器构成的施密特触发器204UI 再增大时，对电路的输出状态没有影响。（a） 上升过程 （b）下降过程 555 定时器构成的多谐振荡器由 555 定时器构成的多谐振荡器如图 2-5(a)所示，其工作波形见图 2-5(b)。接通电源后，电源 VDD 通过 R1 和 R2 对电容 C 充电，当 Uc2C，由电容
13、C 放电时间决定；TH=0.7(R1+R2)C，由电容 C 充电时间决定，脉冲周期 TTH+TL。21图 2-5 555 构成多谐振荡器上面仅讨论了由 555 定时器在本次数字频率计课程设计中的应用及原理。实际上，由于 555 定时器灵敏度高，功能灵活，因而在电子电路中获得广泛应用。 22 74Ls27374Ls273 是带有清除端的 8D 触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为 11 脚 CLK，采用上升沿锁存。 CPU 的 ALE 信号必须经过反相器反向之后，才能与 74LS273 的控制端 CLK 端相连。如下图是 74ls273 的管脚图：1D8D 为数据输入端
14、，1Q8Q 为数据输出端，正脉冲触发，低电平清除，常用作 8 位地址锁存器。本此设计就是利用两片 8D74Ls273 完成锁存功能的。译码显示电路可由共阴极 7 段 LED 数码管 LC5011 和输出高电平有效的译码器74LS48 组成。74LS48 的内部有升压电阻，因此可以直接与显示器相连接。为了使整数数值最前面的零不显示，将数码管显示器最高位的脉冲消隐输入 接地，并将高位的脉冲消隐输出 与低位的脉冲消隐输入 。23374Ls90 引脚图与管脚功能表资料74ls90 是常用的二五十进制异步计数器，做八进制的就先把 74ls90 接成十进制的（CP1 与 Q0 接，以 CP0 做输入，Q3 做输出就是十进制的），然后用异步置数跳过一个状态达到八进制计数下图为 74Ls90 引脚图： 24 74Ls48（3）将译码驱动器 74LS48 和共阴极数码管 LC5011-11（547R）插入 IC空插座中,按图 16 接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无 8421 码拨码开关,可用四位逻辑开关（即普通拨动开关）代替。如下图所示： nt
