[工学]电子技术试卷

上传人:豆浆 文档编号:33395450 上传时间:2018-02-15 格式:DOC 页数:42 大小:848.50KB
返回 下载 相关 举报
[工学]电子技术试卷_第1页
第1页 / 共42页
[工学]电子技术试卷_第2页
第2页 / 共42页
[工学]电子技术试卷_第3页
第3页 / 共42页
[工学]电子技术试卷_第4页
第4页 / 共42页
[工学]电子技术试卷_第5页
第5页 / 共42页
点击查看更多>>
资源描述

《[工学]电子技术试卷》由会员分享,可在线阅读,更多相关《[工学]电子技术试卷(42页珍藏版)》请在金锄头文库上搜索。

1、 2006 年技 师 考 试 复 习 题电子技术电子技术试卷 技师考试习题(2006 年)- 1 -目录试卷 101 四位移位寄存器电路 .- 2 -1、设计要求: .- 2 -2、逻辑设计: .- 2 -3、解决问题的步骤: .- 4 -4、逻辑代数化简值(并写成与非门形式): .- 5 -5、实训要点: .- 8 -6、示波器操作要点: .- 10 -试卷 102 电平检测控制扭环行计数器电路 .- 11 -1、计算 555 电路 R1 的值 (同卷一) .- 11 -2、设计:用运算放大器设计一个带滞回特性的电平检测电路 .- 11 -3、电路分析: .- 11 -4、4D 触发器(40

2、175)组成扭环行计数器: .- 15 -5、通电调试运行: .- 16 -6、实训要点: .- 18 -7、示波器操作要点: .- 18 -试卷 103 脉冲顺序控制器 .- 19 -1、设计(计算)电路: .- 19 -2、设计预置数控制电路,使得电路做循环加法(或减法)计数 .- 20 -3、测画波形图: .- 21 -4、画出 40192 集成块输出端 QA、QB、QC、QD、随 CP 脉冲变化的时序图。 .- 22 -5、画出 4011 四与非门集成块控制逻辑门的电路设计图: .- 24 -6、设计预置数控制电路,使 得电路做加法(或减法)计数时,当时间到后停止计数。画出 4011

3、四与非门集成块控制逻辑门的电路设计图。 .- 27 -7、实训要点: .- 35 -试卷 104 定时计数电路 .- 36 -1、电路组成: .- 36 -2、定时计数电路 .- 39 -3、设计用 555 电路组成单稳态触发器并计算。 .- 40 -4、设计用运放组成的 RC 桥式振荡器及整形电路并计算。 .- 40 -5、通电调试运行: .- 41 -6、故障分析及处理: .- 41 -电子技术试卷 技师考试习题(2006 年)- 2 -试卷 101 四位移位寄存器电路1、设计要求:1、555 震荡器元件参数计算已知 R2=10K, C=1Uf,求 F=110HZ 时 R1 的阻值?解:公

4、式 T=0.7(R1+2R2)CT=1/F F=1/T R: C:f T:s名词解释:周期在波形图中,相同位置重 复出现时所需的时间。频率单位时间内变换的次数。解:F=1 HZ, R1=1408 KF=2 HZ, R1=694 KF=3 HZ, R1=456 KF=4 HZ, R1=337 KF=5 HZ R1=266 KF=6 HZ, R1=218 K R1=1/0.7F103-2R2 (K)F=7 HZ, R1=184 KF=8 HZ, R1=159 KF=9 HZ, R1=139 KF=10 HZ, R1=129 K2、逻辑设计:对象: 移位寄存器 40194数据输入端: D0、D1 、

5、D2、D3移位脉冲输入端: CP清零输入端: R 低电平时清零左移数据输入端: DSL右移数据输入端: DSR功能输入端: S1 S0=0 0 保持不变S1 S0=0 1 右移S1 S0=1 0 左移S1 S0=1 1 并行置数状态输出端: Q0、Q1、Q2、Q3 逻辑电路:从提出要求可知:只要使 S 1 =0 ,S 0=1 时,即可使移位寄存器右移S1 =1 ,S 0=0 时,即可使移位寄存器左移1uF0K2.CRVd84765s3电子技术试卷 技师考试习题(2006 年)- 3 -列题:用 4011 及 4012 与非门设计控制逻辑电路,使得输入的四位二进制数 DCBA 小于等于 N(11

6、4)时,移位寄存器左移,输入的四位二进制数 DCBA 大于 N(114)时,移位寄存器右移。1uF10K20.1uFCRVd847265Vs3VsVdD01D23RCPVSDLVQ32Q10S1DRVs逻 辑设 计 49解:用卡诺图法表示: DCBA0132485769电子技术试卷 技师考试习题(2006 年)- 4 -3、解决问题的步骤: 列出卡诺图 将卡诺图进行化简三个原则: 画圈:被合并的项为 2n(n=1,2,3) ,即 2、4、8 个项 被合并的项可以反复合并,被合并的项必须有新的项 有几个圆圈就有几个积项 根据逻辑式作逻辑图,并将逻辑图编号。一、逻辑代数的基本规律:逻辑加: A+0=A 逻辑乘: A0=0 逻辑非 =A_AA+1=1 A1=AA+A=A AA=AA+ =1 A =0_A_一、与普通代数相似的规律:结合律:(A+B )+C=A+ (B+C ) (AB)C=A (BC)交换律: A+B=B+A AB=BA分配律: A(B+C)=AB+AC A+BC=( A+B) (A+C )三、摩根定理:与非 = 非或 = + +_BC_A_或非 = 非与 = BC四、 与非门电路原则:有 0 出 1,全 1 出 0电子技术试卷 技师考试习题(2006 年)- 5 -4、逻辑代数化简值(并写成与非门形式):以下为 N1N1 时: S0=D+C+B=

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号