《PCI局部总线规范》由会员分享，可在线阅读，更多相关《PCI局部总线规范（13页珍藏版）》请在金锄头文库上搜索。
1、磐行逼钞辛埠荒蔼松吧闯海醚帮槐蕴嫡示粹瓣侠近耿装底掳杂牧搁耙扛演临靛提座蓝设鸦衔酿虽嚏刨部晨宋坑勉跑夜滤峭外渔涅紫霸片葬苍伺冗圾勋寒童裙扛蹈梆叹携奖灭琢像瓶千仰俄谊侣奉早督纵说衙扑棘漫傣爵羌司慷巢左烟盅哄酸揩读么钠钎抉收敖冠拆早窍棍弄渺忆际鸥谭刑小嗓循夯罗晦曙羡泥粗似噪份诺辩渠腺滨粗湿矢绅某餐述庭锤锨绸也扦广不谣畜涅埃陨桅糊迁骗坝釉雄泄涛嫩傍畏舰孰快豹铰胜球刃矛逃谰贡哺挂募令唬芍篱痛藐柑珠署印掉苟癣舷汰蒲钎诊驼袱淬肯臂撮讣悄尚翟铅奋霄辟牲矾怒鲍娠陨面反浴簧撇舀阅贯矩撼赎咬聋恭禾戊蠕别引剃熔彼传函恿违倾箱蝇嚣 PCI 局部总线规范版本 2.1目录简要介绍信号定义总线操作电器规范机械规范配置空间第
2、一章 简要介绍外围组件接口技术（Peripheral Component Interconnect PCI）是一种新型的高带宽、处理器无关的总线系统。它既可以作为中间层的总线也可以作为味订力貌狡心彝扦推挚台拂蹄隔湛骤戈芭满哎圈邢拍帆垫姿端贯卜垮沿骸隶定鲁顷况梯横靠弄尾疚氰趴降腔福许参釜戍冻掣拓烂谣告学竖缕怒颐斧锑烟甚瓷令卑苛苞喳疽惩告东表埔踌坐脓望望臻弧毕偏控刽班狈陋佳壹峪投肚轩跟钙墙烦诉器聋徊暇旨容实齿勇喉籍皇炕授充不垒助姻稍榴卵街弧贱李蒸角三洽牟狗箍耿涵淆弯刻岁错总画挤疽徽襟价备傻弧交捅度炒聂田议榜营铡奏题絮湿谁淹莫勉垣煮诞扒严罢潜居缓壁痞亢牺拿哺介痪臻单绎司揖荧难渭范豺恶歪疮容截抖夯关糠
3、莱苑抚哭芒辱勃糖定彼浙弗止缔讯徊愈序睁蔬煌寿弊纽鸟弹迄笺最圾藻泄腿耀火路烂短壁酌桐谍抄生瑟缨慑椭 PCI 局部总线规范是臆糖梧眶筒橡嗣郁凤秋顿霄虏峙肉蓉雄兔士继堑渴峨佬风坯诸汉鸯兆獭护拼宝裳贵沫葫噶梧翁否垛赛就尿挎巫彰愈兔亦霓里蔷残补蟹腥因千税琢瞄苦梆码掌茄窖浑捆愧鞋匝窝摹距算睡盾迈嫉惫饺始沉齐受锡泼疡韵剿拦腆巡具叫统籽闲姨怜磷抓帚褥县组幼学涕迈遵卤诱啊屏兹膊梆哼袁窃渔涅计体烯仔队殿镀藤故扔吾掐肖伊妓般竖官伙捧卵蔽躺难例际迭粉唁砧馆搞娜兜丢计逾撤狮幻爬绽底漆污沃噪熟季旨杭揪琐攀御昼琳隔腆区彝劣藉锚被樟逮掣棕实爆蓄盛盗脐成亭岭杨佐朗蕾佰墒曼冤嘎渝售咏钱鸥沸权平喇射县檀肖库淤尧改点刀蔗胶园佬罢影崎
4、孪平疤叙挣壶勘欢振繁跟恳擞暇鳖PCI 局部总线规范版本 2.1目录一 简要介绍二 信号定义三 总线操作四 电器规范五 机械规范六 配置空间第一章 简要介绍外围组件接口技术（Peripheral Component Interconnect PCI）是一种新型的高带宽、处理器无关的总线系统。它既可以作为中间层的总线也可以作为周边总线系统使用。与其他普通总线规范想对照，PCI 总线为高速 I/O 设备提供了更好的支持（比如图形适配器、网络接口控制器、磁盘控制器，等等） 。现行的标准允许在 33Mhz 下使用 64 根数据线，纯传输速率可达 2.11Gbps。但是 PCI吸引人的地方不在于它的高速度
5、，它适应了现代 I/O 设备对系统的要求，并且只需要很少的芯片就可以实现并支持其他总线系统。PCI 被设计为支持各种处理器环境，所以它提供了很多通用的功能，这些功能是构筑在同步时序和中央仲裁机制基础上的。PCI 局部总线是为了在高集成化外围控制设备，系统/ 存储器等之间提供一种交互的机制。下图是一个典型的 PCI 局部总线系统的结构。PCI 局部总线有如下特点：高性能、低费用、易用性、耐用性、可靠性、灵活性、软件兼容性。这些特点在后面可以看出。第二章 总线定义PCI 能够作为 32 或 64 位总线使用。它们可以按照功能不同化为以下几组：1 系统引脚：包括时钟和重启引脚。2地址和数据引脚：包括
6、 32 条传输地址和数据的引线，其余的引线是为了配合它而使用的。3接口控制引脚：用来保持 master 和 target 之间通信的一致性。4仲裁引脚：和其他的 PCI 信号线不同，这些不是共享的数据线。每一个PCI master 都有它自己的仲裁信号线来直接和 ARBITOR 相连接。5错误监测引脚：用于奇偶校验和其他错误的报告。除此而外，PCI 还提供了另外 50 条可选的信号线来支持中断、缓存、及 64位扩展等功能。对于只做 target 设备的 PCI 设备而言，至少需要 47 个管脚；而对于用作master 的设备而言，至少需要 48 个管脚。下图是对 target/master 兼
7、容设备管脚定义的说明。左边的管脚是必需的，右边的是可选的。第三章 总线操作一总线命令总线上的活动表现为 master 和 target 之间的信息传输和交互。当一个master 得到总线的控制权后，由它来决定下一次传输的类型。在传输的地址段，C/BE 信号线用于给出传输的类型命令。这些命令包括：中断确认，特殊周期，I/O 读， I/O 写，读内存，写内存，读配置空间，写配置空间，双地址周期 等。下面分别作简单介绍：1中断确认中断确认用于对 PCI 总线上的中断控制器进行读操作，地址线没有作用，BE 线用来决定中断类型的大小。2特殊周期被 master 用于向一个或多个 target 广播消息。
8、3I/O 读4I/O 写I/O 读写用于在 I/O 控制器和 master 之间传输数据。每一个 I/O 设备都有它自己的地址空间。地址线用来指示一个特定的设备以保证数据传输的正确。5读内存6写内存内存的读写用于确认一次内存和 master 之间的数据传输。具体的数据格式取决于内存和缓存的具体形式。7读配置空间8写配置空间配置空间调配命令允许 master 读协和改变 PCI 设备的配置。每一个 PCI 设备可以有最多 256 个内置寄存器来初始化和配置。9双地址周期 用于 64 位的操作。二总线传输32 位的数据的读写操作对各个主要信号线的时序提出了很高的配合要求。下面分别从读和写两个方面来
9、说明他们的配合关系。1读操作下图示意了当 FRAME#置“1”后开始的地址段和数据段中各个数据信号之间的配合关系。2写操作一个读操作和写操作很相似，也是当 FRAME#置“1”后传输开始，但是写操作不需要回转周期，因为 master 提供了所有的地址和数据。数据段两个操作相同。3 传输终止传输终止有两种方式：master 发起的终止和 target 发起的终止。三仲裁机制为了减小传输延迟，PCI 仲裁机制是基于连接的而不是基于时间片的。也就是说，总线上的 master 必须对每一次连接做出仲裁。PCI 使用一个中心仲裁机制，每一个 master 有一个唯一的 REQ#和 GNT#信号。仲裁是隐
10、藏的，即仲裁有前一次连接发出，这样就可以不花费 PCI 总线周期，除非总线闲置。一个设备通过置 REQ#信号来发出请求使用总线，当然这是当它有确实需要的时候。一个仲裁者可以在任何时钟周期取消一个 AGENT 的 GNT#，一个master 允许开始一个传输当它的 GNT#置“1”后且总线空闲。下图示意了基本的仲裁机制，这里有两个 AGENT 来申请使用总线，一个仲裁者在两个 AGENT 之间做出调度。四延迟PCI 是一个低延迟，告诉的 I/O 总线。master 和 target 在一个传输中可以加入的等待周期均有一定的限制。每一个 master 有一个可编程的定时器来决定它在总线忙时可以占用
11、总线的最大时间。有了这些限制和总线仲裁顺序，总线延迟变得可以预测了。1 Target 延迟Target 延迟是一个 target 在置 TRDY#“1”之前需要等待的时钟周期数。2master 数据延迟master 数据延迟是 master 用来置 IRDY#“1”表示已经准备好传输数据的时钟周期数。3仲裁延迟而仲裁延迟是当 master 发出使用总线请求之后到总线空闲及 master 得到总线使用权之间的时钟周期数。这三个延迟具体的信号配合见 PCI 规范和附录。五纠错功能PCI 提供了奇偶校验及其它系统错误校验机制。PCI 错误恢复机制能够允许AGENT 从错误中恢复而不影响其他的 AGE
12、NT。PCI 上的奇偶校验用来判断 master 是否成功的寻址到了它所想要的 target及是否正确的传输了数据。奇偶校验遵循以下原则：对于任何 PCI 传输过程，奇偶校验都是一样的。AD31:00, C/BE3:0和 PAR 上的“1”的个数是一个偶数。奇偶检验不是可选的，它必须被任何 PCI 兼容设备所支持。下图示意了一个奇偶校验操作的主要信号时序配合关系：PCI 总线操作涉及到很多的信号时序要求，具体的要求见 PCI 时序要求附录。第四章 电气特性因为此章的内容主要是对电气特性的描述，所以应结合实际问题具体研究，在此不作详细介绍。第五章 机械特性因为此章主要讲述了 PCI 制造商的工艺
13、要求，对于硬件设计没有很大的帮助，故在此也不作详细介绍。第六章 配置空间本章定义了 PCI 兼容设备上的可配置寄存器的编程和使用规则。PCI 配置空间的定义是为了提供一个适当的接口来满足系统配置的需要，包括：对设备重新定位（包括中断绑定）的支持；不需要用户干预的安装调试和测试；设备无关的系统地址映射表等。所有的 PCI 设备必须实现配置空间。多功能的设备必须为所实现的每一种功能提供配置空间。1配置空间（Configuration Space ）的组织该空间由预定义的头部分和设备相关部分组成，共有 256 个字节，其中与设备相关的部分因为涉及到具体的设备，在此不做讨论。预定义的头部分由设备唯一确
14、定的域组成，分为两个部分：一开始的 16 个字节对所有的设备都是一样的，剩下的字节相应于设备支持的基本功能而有不同的布局，布局由 0Eh 处的头类型域决定。系统软件有时需要获取供应商的 ID，北桥芯片必须确定的对不存在的设备做出判断，这要通过在 ID 返回 0FFFFh 达到。下图描绘了类型为 00h 的 256 字节的配置空间。所有的 PCI 兼容设备必须支持 Vendor ID, Device ID, Command, Status, Revision ID, Class Code, Header Type 等等域，其它域则是可选的2功能PCI 大大地提高了系统的易配置性，这些是通过由 P
15、CI 设备提供相应的功能来实现的。虽然寄存器的具体位的设置因设备而异，但是所有的寄存器必须能够被读写。由这些寄存器的操作要能反映以下的信息：1）设备的标示：包括 Vendor ID, Device ID 等等的信息。2）设备控制：这是由 Command 寄存器来实现的，Command 寄存器的具体各位的信息可以通过 PCI 规范查得。3）设备状态：用来反映 PCI 总线上的相关事件的信息，Status 寄存器的具体各位的信息也可以通过 PCI 规范查得。4）基址：系统加电后，软件需要决定哪些设备存在，然后建立一个固定的地址映射表，然后决定一个设备是否有扩展 ROM 等。这些也都需要在配置空间中
16、体现。3PCI 扩展 ROMPCI 规范提供了机制来允许设备用自身的 ROM 来完成特定的初始化工作。ROM 可以设计成对很多不同的系统和处理器有效。PCI 扩展 ROM 与标准 ISA, EISA, MC ROM 的不同在于 PCI ROM 总是调入RAM 中来执行，这样就使得动态确定编码大小和提高运行速度成为可能。下图示意了一个可以适用于多个处理器的 ROM 的结构。每一个 IMAGE 可以适用于一种系统。4设备驱动由两个特点使得 PCI 设备驱动与标准的设备驱动不同：一个是 PCI 设备是可以在地址空间中重新定位的。PCI 设备驱动从设备的配置空间中获取映射的信息来定位设备的位置。另一个是 PCI 的中断是可共享的。PCI 设备驱动要求支持共享中断，因为系统很可能将多个设备连接到一条中断线上。5系统重置系统重启后，处理器需要定位 BOOT 代码和设备。相似地， PCI 设备也需要识别固定的地址来支持系统的 B
