《计算机组成原理重点整理(白中英版)》由会员分享，可在线阅读，更多相关《计算机组成原理重点整理(白中英版)（18页珍藏版）》请在金锄头文库上搜索。
1、浮点存储：1若浮点数 x 的 754 标准存储格式为(41360000)16，求其浮点数的十进制数值。解：将 16 进制数展开后，可得二制数格式为0 100 00010011 0110 0000 0000 0000 0000S 阶码(8 位) 尾数(23 位)指数 e=阶码-127=10000010-01111111=00000011=(3)10包括隐藏位 1 的尾数1.M=1.011 0110 0000 0000 0000 0000=1.011011于是有x=(-1)S1.M2e=+(1.011011)23=+1011.011=(11.375)102. 将数(20.59375) 10转换成
2、754 标准的 32 位浮点数的二进制存储格式。解:首先分别将整数和分数部分转换成二进制数：20.59375=10100.10011然后移动小数点，使其在第 1，2 位之间 10100.10011=1.0100100112 4e=4 于是得到：S=0, E=4+127=131, M=010010011最后得到 32 位浮点数的二进制存储格式为：01000001101001001100000000000000=(41A4C000)163. 假设由 S,E,M 三个域组成的一个 32 位二进制字所表示的非零规格化浮点数 ,真值表示为（非 IEEE754 标准）： (1) s(1.M)2E128问：
3、它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？(1)最大正数0 1111 1111 111 1111 1111 1111 1111 1111 1(12 -23)2127(2)最小正数 000 000 000000 000 000 000 000 000 000 00 1.02 128(3)最小负数111 111 111111 111 111 111 111 111 111 11 1(12 23 )2127(4)最大负数100 000 000000 000 000 000 000 000 000 00 1.02 128 4.用源码阵列乘法器、补码阵列乘法器分别计算 xXy。 （
4、1）x=11000 y=11111 (2) x=-01011 y=11001（1）原码阵列x = 0.11011, y = -0.11111符号位: x 0y 0 = 01 = 1x原 = 11011, y原 = 11111x*y原 = 1， 11 0100 0101带求补器的补码阵列x补 = 0 11011, y补 = 1 00001乘积符号位单独运算 011尾数部分算前求补输出X11011，y11111XY-0.1101000101(2) 原码阵列x = -0.11111, y = -0.11011符号位: x 0y 0 = 11 = 0x补 = 11111, y补 = 11011x*y补
5、 = 0,11010,0010111 0 1 1* 1 1 1 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 11 1 1 1 1*1 1 0 1 11 1 1 1 11 1 1 1 10 0 0 0 01 1 1 1 11 1 1 1 11 1 0 1 0 0 0 1 0 11 1 0 1 1* 1 1 1 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1带求补器的补码阵列x补 = 1 00001, y补 = 1 0010
6、1乘积符号位单独运算 110尾数部分算前求补输出X11111，y11011XY0.11010001015. 计算浮点数 x+y、x-yx = 2-101*(-0.010110), y = 2-100*0.010110x浮 = 11011,-0.010110y浮 = 11100,0.010110Ex-Ey = 11011+00100 = 11111x浮 = 11100,1.110101(0)规格化处理: 0.101100 阶码 11010x+y= 0.101100*2-6规格化处理: 1.011111 阶码 11100x-y=-0.100001*2-46. 设过程段 S i所需的时间为 i,缓冲
7、寄存器的延时为 l,线性流水线的时钟周期定义为max i l m l流水线处理的频率为 f1/。一个具有 k 级过程段的流水线处理 n 个任务需要的时钟周期数为 Tkk(n1)，所需要的时间为： TT k 1 1 1 1 1*1 1 0 1 11 1 1 1 11 1 1 1 10 0 0 0 01 1 1 1 11 1 1 1 11 1 0 1 0 0 0 1 0 1x+y 1 1. 1 1 0 1 0 1+ 0 0. 0 1 0 1 1 00 0. 0 0 1 0 1 1 x-y 1 1.1 1 0 1 0 1+ 1 1.1 0 1 0 1 01 1.0 1 1 1 1 1 而同时，顺序完
8、成的时间为：Tnkk 级线性流水线的加速比：*Ck = TL nk Tk k(n1)内部存储器*闪存：高性能、低功耗、高可靠性以及移动性编程操作：实际上是写操作。所有存储元的原始状态均处“1”状态，这是因为擦除操作时控制栅不加正电压。编程操作的目的是为存储元的浮空栅补充电子，从而使存储元改写成“0”状态。如果某存储元仍保持“1”状态，则控制栅就不加正电压。如图(a)表示编程操作时存储元写 0、写 1 的情况。实际上编程时只写0，不写 1，因为存储元擦除后原始状态全为 1。要写 0，就是要在控制栅 C 上加正电压。一旦存储元被编程，存储的数据可保持 100 年之久而无需外电源。读取操作：控制栅加
9、上正电压。浮空栅上的负电荷量将决定是否可以开启 MOS 晶体管。如果存储元原存 1，可认为浮空栅不带负电，控制栅上的正电压足以开启晶体管。如果存储元原存 0，可认为浮空栅带负电，控制栅上的正电压不足以克服浮动栅上的负电量，晶体管不能开启导通。当 MOS 晶体管开启导通时，电源 VD提供从漏极 D 到源极 S 的电流。读出电路检测到有电流，表示存储元中存 1，若读出电路检测到无电流，表示存储元中存 0，如图(b)所示。擦除操作：所有的存储元中浮空栅上的负电荷要全部洩放出去。为此晶体管源极 S 加上正电压，这与编程操作正好相反，见图(c)所示。源极 S 上的正电压吸收浮空栅中的电子，从而使全部存储
10、元变成 1 状态。*cache：设存储器容量为 32 字，字长 64 位，模块数 m=4，分别用顺序方式和交叉方式进行组织。存储周期 T=200ns，数据总线宽度为 64 位，总线传送周期=50ns。若连续读出 4 个字，问顺序存储器和交叉存储器的带宽各是多少?解：顺序存储器和交叉存储器连续读出 m=4 个字的信息总量都是：q=64b4=256b顺序存储器和交叉存储器连续读出 4 个字所需的时间分别是：t2=mT=4200ns=800ns=810-7st1=T+(m-1)=200ns+350ns=350ns=3510-7s顺序存储器和交叉存储器的带宽分别是：W2=q/t2=256b(810-7
11、)s=320Mb/sW1=q/t1=256b(3510-7)s=730Mb/s*CPU 执行一段程序时，cache 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知 cache 存取周期为 50ns，主存存取周期为 250ns，求 cache/主存系统的效率和平均访问时间。解：h=Nc/（Nc+Nm）=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)0.95=83.3%ta=tc/e=50ns/0.833=60ns *存储器：已知某 64 位机主存采用半导体存储器，其地址码为 26 位，若使
12、用 256K16 位的 DRAM 芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：（1） 每个模块板为 1024K64 位，共需几个模块板？（2） 个模块板内共有多少 DRAM 芯片?（3）主存共需多少 DRAM 芯片? CPU 如何选择各模块板？(1) 个 模 块642*0(2) 18每个模块要 16 个 DRAM 芯片(3)64*16 = 1024 块由高位地址选模块*用 16K8 位的 DRAM 芯片组成 64K32 位存储器，要求：(1) 画出该存储器的组成逻辑框图。(2) 设存储器读/写周期为 0.5S, CPU 在 1S 内至少要访问一次。试问采用哪种刷新方式比较合理？
13、两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：(1)根据题意，存储总容量为 64KB，故地址总线需 16 位。现使用 16K*8 位 DRAM 芯片，共需 16 片。芯片本身地址线占 14 位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片 2：4 译码器。(2)根据已知条件，CPU 在 1us 内至少访存一次，而整个存储器的平均读/写周期为 0.5us，如果采用集中刷新，有 64us 的死时间，肯定不行如果采用分散刷新，则每 1us 只能访存一次，也不行所以采用异步式刷新方式。假定 16K*1 位的 DRAM 芯片
14、用 128*128 矩阵存储元构成，刷新时只对 128 行进行异步方式刷新，则刷新间隔为 2ms/128 = 15.6us，可取刷新信号周期 15us。刷新一遍所用时间15us1281.92ms指令系统*某计算机字长 16 位，主存容量为 64K 字，采用单字长单地址指令，共有 40 条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。解：40 条指令需占用操作码字段（OP）6 位，这样指令余下长度为 10 位。为了覆盖主存 640K 字的地址空间，设寻址模式（X）2 位，形式地址（D）8 位，其指令格式如下：寻址模式定义如下：X= 0 0 直接寻址 有效地址 E=D（直接寻址为 2
15、56 个存储单元）X= 0 1 立即寻址 D 字段为操作数X= 1 0 变址寻址 有效地址 E= (RX)D （可寻址 64K 个存储单元）X= 1 1 相对寻址 有效地址 E=（PC）D （可寻址 64K 个存储单元）其中 RX 为变址寄存器（16 位），PC 为程序计数器（16 位），在变址和相对寻址时，位移量 D 可正可负。四、CPU*微指令：直接表示法特点：这种方法结构简单，并行性强，操作速度快，但是微指令字太长，若微命令的总数为 N 个，则微指令字的操作控制字段就要有 N 位。另外，在 N 个微命令中，有许多是互斥的，不允许并行操作，将它们安排在一条微指令中是毫无意义的，只会使信息的利用率下降。*编码表示法特点：可以避免互斥，使指令字大大缩短，但增加了译码电路，使微程序的执行速度减慢* 编码注意几点：字段编码法中操作控制字段并非是任意的，必须要遵循如下的原则：把互斥性的微命令分在同一段内，兼容性的微命令分在不同段内。这样不仅有助于提高信息的利用率，缩短微指令字长，而且有助于充分利用硬件所具有的并行性，加快执行的速度。应与数据通路结构相适应。每个小段中包含的信息位不能
