《基于dm642的音.视频远程监测系统设计》由会员分享,可在线阅读,更多相关《基于dm642的音.视频远程监测系统设计(5页珍藏版)》请在金锄头文库上搜索。
1、基于 DM642 的音/视频远程监测系统设计Design of audio / video remote monitoring system based on DM642摘 要:提出了一个基于 TMS320DM642的嵌入式音/视频远程监测系统的设计与实现。系统以 DM642为数据处理的核心,建立了包括音/视频采集模块,音/ 视频处理模块和通信模块的远程监测终端,实现了模拟音/视频信号的采集,数字化处理和远程传输的系统功能,并为后继的开发提供了通用接口,具有良好的灵活性和可扩展性。系统采用了模块化设计和整体化编程的开发方法,提高了系统开发的效率。关键词: DM642; 监测系统; 音/ 视频采
2、集; 网络接口Abstract: The design and implementation of an embedded audio / video remote monitoring system based on DM642 is given. On the data processing core of DM642, the remote monitoring system was composed of audio / video acquisition module, audio / video processing module and communication module.
3、The system realized the entire function of the analog audio / video signal acquisition, digital processing and long-distance transmission. And common interface for the subsequent development was given, with good flexibility and scalability. The system used a modular design and the overall developmen
4、t of programming methods to improve the efficiency of system development.Key words: DM642;monitoring system; audio/video capture; network interface1 引言随着Internet技术的蓬勃发展,网络不再只提供简单的文本文件,而开始提供各种音频、视频来丰富人们的生活。同时,监测系统的发展也从专线监测向监测的智能化,多媒体化和网络化方向发展。传统的监测系统仅仅是视频的监测,而监测系统的多媒体化增添了音频的监测,大大丰富了监测的内容。只有能达到不间断、流畅的
5、声音,图像传输才能满足远程实时的监控需要,这样就需要高性能的处理芯片。TMS320DM642(以下简称 DM642)是TI公司2003年发布的专门针对数字视频和音频应用开发的一款多媒体数字信号处理器 1。DM642的功能十分强大,它是构成多媒体通信系统的最佳平台之一 。DM642芯片集成了各种片内外设,使得开发视频和图像领域的应用更为方便。它带有三个可配置的视频端口,提供与视频输入、视频输出以及码流输入的无缝接口 2。这些视频端口支持许多格式的视频输入/输出,包括BT.656、HDTVY/C、RGB以及MPEG-2码流的输入。利用DM642开发视频编码器,其视频输入部分只需要一块视频采集芯片即
6、可,无需外加逻辑控制电路和FIFO缓存,使硬件系统更为简单和稳定。2 系统总体设计本文设计的嵌入式远程音/视频监测系统的基本功能为:接收由麦克风和CCD相机采集的模拟音/视频信号,经数字化处理后通过因特网远程传输后在终端恢复并在PC上显示采集的音/视频信号。信号流程如下: 麦克风和CCD相机采集模拟音/视频信号,经过AIC23和SAA7115解码,解码成数字信号码流送到DM642的音/视频接口,然后再由音/视频处理模块对数字音/视频信号进行处理,最后将处理后的音频信号经麦克风输出,视频信号经FPGA 进行OSD数据叠加后产生新码流送编码芯片SAA7105形成YUV或RGB在终端PC机上输出。根
7、据功能要求和信号流程,可以将该音/视频远程监测系统分为以下几个部分进行模块化设计:音频接口模块,视频接口模块,网络接口模块,OSDFPGA模块,EMIF模块(包括FIASH模块和SDRAM模块),电源模块,时钟模块和复位模块。其中关键的是音频接口模块,视频接口模块,网络接口模块的设计,系统的总体结构如图1所示: V P 0V P 1V P 2E M A CH P IE M I FM c A S P电源管理S D R A MF L A S HU A R TO S D F P G AS A A 7 1 0 5P C 终端L X T 9 7 1 A B H 1 1 0 2 R J - 4 5H P
8、I 接口S A A 7 1 1 5S A A 7 1 1 5C C DC C DL I N E I NA I C 2 3 BL I N E O U T图1 系统总体结构框图OSD FPGA模块的主要功能是对系统内的大部分控制信号进行管理, 包括JTAG信号、系统测试信号、DM642的使能、中断和读写控制信号、音频接口模块和视频接口模块的同步控制信号、UART模块输出控制信号等, 还预留了部分引脚用于系统功能的扩展。EMIF模块包括外部FLASH模块和SDRAM模块。FLASH模块主要是存储外部程序,考虑到外部程序的大小,我们采取用FPGA控制对FLASH的分页来实现。SDRAM模块主要功能是暂
9、时存储一些中间数据. 电源模块,时钟模块和复位模块是每个系统必需的组成部分。系统中的外部输入电源是5V 的直流电压, 利用电源管理芯片进行电压变换得到系统所需的各种电压, 时钟模块主要是给各功能模块提供不同的时钟信号,这里可以用不同的时钟源,也可以在FPGA内部通过分频来实现。复位模块主要给系统提供复位信号,包括硬件复位和软件复位。3 系统硬件设计3.1 音频接口电路设计DM642主要通过McASP (Multi channel Audio Serial Port)与音频编解码芯片相连, McASP分为数据的接收与发送两个部分,这两部分可以进行同步操作, 也可以完全独立的进行工作。系统中的音频
10、编解码芯片采用的是TI 公司的TLV320AIC23B 芯片 ,它包含3个接口: 1) 串行控制接口,与DM642 的I 2C 接口连接; 2)模拟音频接口,用于接收来自MICIN/ LINEIN 的模拟音频信号,或输出LINEOUT的模拟音频信号; 3)数字音频接口,用于和DM642的McASP端口进行数据传输。AIC23B的数据口有四种工作方式, 分别为Right justified、Left justified、IISMode、DSP Mode, 其中后两种可以很方便地与DSP的McASP串口相连接。本系统中AIC23B采用DSPMode模式和DM642的McASP接口实现无缝连接, 可
11、以方便地实现主模式与从模式两种工作方式:当 McASP为从模式时, McASP的接收时钟与帧同频信号都由A IC23B来提供; 当McASP为主模式时, McASP产生所有的信号。TLV320AIC23B的控制接口有两种工作方式, MODE是低设置为2线制的I 2C方式; MODE是高设置为3线制的SPI方式。本系统MODE接为低电平, 采用I 2C方式控制TLV320AIC23B。TLV320AIC23B与DM642连接示意图如图2所示:语音输入语音输出A I C 2 3 BD M 6 4 2S C L KS D I ND O U TL R C O U TB C L KL R C I ND
12、I NS C LS D AA X R 1A F S R 0A C L K R 0A F S X 0A X R 0M I C I NL I N E I NL I N E O U T图 2 AIC23B 与 DM642 连接示意图3.2 视频接口电路设计SAA7115是高集成的单片图像采集处理器,支持6路CVBS(复合模拟视频输入)或3路S - video(S段子信号)输入,支持多种格式的RGB和YUV视频信号的输出,是理想的视频解码器件。通过DM642的I 2C总线SAA7115解码器的内部寄存器进行适当的编程,以满足不同输入制式视频信号的解码。系统支持的输入视频信号包括PAL、NTSC等多种标
13、准和非标准的模拟复合视频信号。复合视频信号SAA7115完成视频帧数据的数字化,以及水平同步和垂直同步等信号的分离。在设计时把DM642视频端口0和视频端口1用作捕获端口,视频端口2用作显示端口。如图3所示,视频端口0和视频端口1分别接一个SAA7115解码器。图3中仅描述视频口0与SAA7115的核心数据和控制线的连接,视频口1与视频口0的连接基本相同。C C D摄像机S A A 7 1 1 5 H D M 6 4 2A I 1 1X D 7 : 0 I C L KX H S Y N CX V S Y N CI 2 C C L KI 2 C D a t aS C L 0S D A 0V P
14、0 9 : 2 V P 0 C L K 0V P O C T L 0V P 0 C T L 1图3 SAA7115与DM642连接示意图在本系统中, FPGA主要用于OSD(On Screen Display)功能,在活动的视频上进行图形信息的叠加。经DM642进行处理后的视频信号码流由视频口2输出到FPGA。FPGA判断视频图像是否需要叠加OSD信息,默认的情况下不使用OSD功能如果需要OSD显示,就从内部FIFO中取数叠加到视频数据上,而FIFO则通过EDMA从SDRAM中取数补充 3。3.3 网络接口电路设计DM642的网络功能由3个主要功能模块组成: EMAC控制模块、EMAC模块、M
15、DIO模块. EMAC控制模块是DS核与EMAC模块和MDIO模块之间的接口,它包含能有效使用DSP存储器必需的组件,EMAC控制模块控制网络模块的位、中断和存储器接口的优先权.其中通过控制存储器接口的优先权来平衡EMAC设备同DSP外围设备对存储器的操作. EMAC控制模块的外围总线接口允许EMAC模块通过DSP的存储控制器读、写内部和外部的存储器.EMAC 控制模块内部具有4K 的随机存储器用来保存信息包的缓冲描述符。 由于DM642上集成了以太网MAC接口, 所以需要一个物理层网络处理芯片,本系统采用的是INTEL公司的LXT971ALC芯片,并通过网络隔离变压器和RJ-45接口与以太网
16、相连。网络接口模块硬件框图如图4所示:R J - 4 5网络隔离变压器M D I OM D C L K M D CM D I OT X _ C L KT X _ E NT X D 0 : 3 R X D 0 : 3 C R SC O LR X _ D VR X _ E RR X _ C L KL X T 9 7 1 A L CD M 6 4 2M T C L KM T X E NM T X D 0 : 3 M C R SM C O LM R C L KM R X D VM R X E RM R X D 0 : 3 图4 网络接口模块硬件连接示意图4 系统软件设计TI公司提供的C6000 TCP/IP 网络开发工具包NDK(Network Developers Kit)是DSP/BIOS和CCS的一个附件 5。它采用紧凑的设计方法,仅用200-250KB程序空间和95KB数据空间即可支持常规的TCP/IP服务,包