课程设计-基于CPLD的交通灯设计

《课程设计-基于CPLD的交通灯设计》由会员分享，可在线阅读，更多相关《课程设计-基于CPLD的交通灯设计（34页珍藏版）》请在金锄头文库上搜索。

1、第一章 绪论1.1 交通灯的介绍1918 年诞生的第一盏交通灯只有红绿两色，它是圆形四面投影器，被安装在纽约市五号街的一座高塔上，它的诞生，使城市交通大为改善。1925 年，留学美国的中国电机专家胡汝鼎提出在绿灯之后加个黄灯的设想被采纳，于是诞生了真正意义上的三色交通灯。传统的交通灯主要由单片机来控制，它主要由红黄绿三色灯组成。工作原理是设置好南北向和东西向的各色灯的亮灭顺序和持续时间来指挥车辆通行。交通灯的发明和使用极大地保障了人民的生命安全，但因此引起的交通事故却还是时有发生。究其原因有以下两点：（1）单片机稳定性不够高，长年累月的运行容易引起故障，使得交通信号混乱；（2）单片机控制的交通

2、灯不利于扩展，当交通灯功能扩充或更改的时候只能全部更换，不但浪费了资源，而带来了不便。因此，传统的交通灯能基本满足一般交通状况的需求。然而，对于交通繁忙、路况复杂的大都市来说就显得力不从心了。1.2 基于 CPLD 的交通灯的优点基于 CPLD 的交通灯改变了基于单片机的传统交通灯不稳定和不利于扩展的缺点。本文设计的基于 CPLD 的交通信号控制电路，突破了单片机的种种限制，对传统的交通灯做了如下改进：（1）用三色箭头指示灯来替代传统的红黄绿三色灯，分别指示左转、直行和右转，改变了传统交通灯一灯三向的状态，使交通更趋规则。（2）增加了左弯待转指示灯，缓解了转弯时的拥堵状况。（3）增加了直行绿灯

3、倒计时功能，以便让司机控制过十字路口的车速，使交通更加安全有序。（4）增加了全红灯的紧急状态。尽管警车、救护车等公务车可以在绿灯的状态下任意前行，可繁忙的交通还是使得公务车“有路难行” 。紧急状态彻底改变了这一状况，让十字路口各方向的车都让路给公务车，真正做到畅通无阻。本文设计的交通信号控制电路更趋于理性化和智能化，交通部门可以依据各路段各个时间点交通的繁忙状态和路况的复杂程度，利用 CPLD 的可擦除性，根据时段或路段进行不同的设置，避免了资源浪费。而且，CPLD 的可扩展性也有利于交通部门在新的交通功能发明之后，在原有交通灯的基础上进行扩展，而不必重新设计，全部更换。1.3 EDA 简介E

4、DA 技 术 是 指 以 计 算 机 为 工 作 平 台 ， 融 合 应 用 电 子 技 术 、 计 算 机 技 术 、信 息 处 理 及 智 能 化 技 术 的 最 新 成 果 ， 进 行 电 子 产 品 的 自 动 设 计 。 利 用 EDA 工 具 ， 电 子 设 计 师 可 以 从 概 念 、 算 法 、 协 议 等 开 始 设 计 电 子 系 统 ，大 量 工 作 可 以 通 过 计 算 机 完 成 ， 并 可 以 将 电 子 产 品 从 电 路 设 计 、 性 能 分 析 到设 计 出 IC 版 图 或 PCB 版 图 的 整 个 过 程 的 计 算 机 上 自 动 处 理 完 成

5、 。 现 在 对 EDA 的 概 念 或 范 畴 用 得 很 宽 。 包 括 在 机 械 、 电 子 、 通 信 、 航 空 航 天 、化 工 、 矿 产 、 生 物 、 医 学 、 军 事 等 各 个 领 域 ， 都 有 EDA 的 应 用 。 目 前 EDA技 术 已 在 各 大 公 司 、 企 事 业 单 位 和 科 研 教 学 部 门 广 泛 使 用 。 例 如 在 飞 机 制 造过 程 中 ， 从 设 计 、 性 能 测 试 及 特 性 分 析 直 到 飞 行 模 拟 ， 都 可 能 涉 及 到 EDA技 术 。 本 文 所 指 的 EDA 技 术 ， 主 要 针 对 电 子 电 路

6、 设 计 、 PCB 设 计 和 IC 设 计 。EDA 设 计 可 分 为 系 统 级 、 电 路 级 和 物 理 实 现 级 。1.4 Quartus 简 介Quartus II 是 Altera 公 司 的 综 合 性 PLD 开 发 软 件 ， 支 持 原 理 图 、VHDL、 VerilogHDL 以 及 AHDL（ Altera Hardware Description Language） 等 多 种 设 计 输 入 形 式 ， 内 嵌 自 有 的 综 合 器 以 及 仿 真 器 ， 可 以 完 成从 设 计 输 入 到 硬 件 配 置 的 完 整 PLD 设 计 流 程 。 Qu

7、artus II 可 以 在XP、 Linux 以 及 Unix 上 使 用 ， 除 了 可 以 使 用 Tcl 脚 本 完 成 设 计 流 程 外 ， 提供 了 完 善 的 用 户 图 形 界 面 设 计 方 式 。 具 有 运 行 速 度 快 ， 界 面 统 一 ， 功 能 集 中 ，易 学 易 用 等 特 点 。 Quartus II 支 持 Altera 的 IP 核 ， 包 含 了LPM/MegaFunction 宏 功 能 模 块 库 ， 使 用 户 可 以 充 分 利 用 成 熟 的 模 块 ， 简 化了 设 计 的 复 杂 性 、 加 快 了 设 计 速 度 。 对 第 三 方

8、 EDA 工 具 的 良 好 支 持 也 使 用户 可 以 在 设 计 流 程 的 各 个 阶 段 使 用 熟 悉 的 第 三 方 EDA 工 具 。 此 外 ，Quartus II 通 过 和 DSP Builder 工 具 与 Matlab/Simulink 相 结 合 ， 可 以 方便 地 实 现 各 种 DSP 应 用 系 统 ； 支 持 Altera 的 片 上 可 编 程 系 统 （ SOPC） 开 发 ，集 系 统 级 设 计 、 嵌 入 式 软 件 开 发 、 可 编 程 逻 辑 设 计 于 一 体 ， 是 一 种 综 合 性 的开 发 平 台 。 Maxplus II 作 为

9、 Altera 的 上 一 代 PLD 设 计 软 件 ， 由 于 其出 色 的 易 用 性 而 得 到 了 广 泛 的 应 用 。 目 前 Altera 已 经 停 止 了 对 Maxplus II 的 更 新 支 持 ， Quartus II 与 之 相 比 不 仅 仅 是 支 持 器 件 类 型 的 丰 富 和 图 形界 面 的 改 变 。 Altera 在 Quartus II 中 包 含 了 许 多 诸 如 SignalTap II、 Chip Editor 和 RTL Viewer 的 设 计 辅 助 工 具 ， 集 成 了 SOPC 和HardCopy 设 计 流 程 ， 并 且

10、 继 承 了 Maxplus II 友 好 的 图 形 界 面 及 简 便 的 使用 方 法 。 Altera Quartus II 作 为 一 种 可 编 程 逻 辑 的 设 计 环 境 , 由 于 其 强大 的 设 计 能 力 和 直 观 易 用 的 接 口 ， 越 来 越 受 到 数 字 系 统 设 计 者 的 欢 迎 。第 二 章 设 计 电 路 2.1 设 计 内 容 要 求2.1.1 设 计 制 作 一 块 十 字 路 口 的 交 通 灯 信 号 灯 的 控 制 电 路 的 专 用 芯 片 。2.1.1 A 方 向 和 B 方 向 各 设 置 红 （ R） 、 黄 （ Y） 、 绿

11、 （ G） 三 盏 灯 ， 三 盏 灯按 合 理 的 顺 序 亮 灭 ， 并 能 将 灯 亮 的 时 间 以 倒 计 时 的 方 式 显 示 出 来 。2.1.3、 两 个 方 向 各 灯 的 时 间 可 方 便 地 进 行 设 置 和 修 改 。 假 设 A 方 向 为 主干 道 ， 车 流 量 大 ， A 方 向 通 行 时 间 比 B 方 向 长 。 设 A 方 向 每 次 至 多 通 行 t1秒 ， B 方 向 每 次 至 多 通 行 t2 秒 ， 黄 灯 亮 t 秒 。2.2 设 计 初 步 构 思 A 方 向 B 方 向G1 Y1 R1 G2 Y2 R225 秒 1 0 0 0 0

12、 1 30 秒5 秒 0 1 0 1 0 0 15 秒20 秒 0 0 1 0 1 0 5 秒(各 交 通 灯 状 态 表 )如 图 所 示 ， G1、 Y1、 R1、 G2、 Y2、 R2 分 别 代 表 A、 B 方 向 的 绿 、 黄 、 红 灯 。显 然 ， 交 通 量 较 大 的 A 方 向 绿 灯 亮 25 秒 ， 黄 灯 红 灯 一 次 亮 5 秒 和 20 秒 ，而 交 通 量 较 小 的 B 方 向 绿 、 黄 、 红 灯 分 别 亮 15 秒 、 5 秒 、 30 秒 。 同 时 图 中1 表 示 该 交 通 灯 处 于 点 亮 状 态 。2.3 设 计 总 框 图如 图

13、所 示 ， 其 中 分 别 用 两 个 控 制 模 块 对 各 倒 计 时 计 数 器 进 行 控 制 ， 从 而 达 到设 计 要 求 ， 显 示 模 块 用 来 显 示 时 间 ， 二 极 管 代 表 交 通 灯 。第 三 章 各 模 块 设 计 原 理 及 其 仿 真3.1 5 秒 倒 计 时 计 数 器3.1.1 源 代 码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY djs5 ISPORT(clk:IN STD_LOGIC;cr:IN STD_LOGIC;EN2:IN S

14、TD_LOGIC;J2:OUT STD_LOGIC;q1:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END djs5;ARCHITECTURE a OF djs5 ISSIGNAL bcd1n:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk,cr)BEGINIF(cr=0) THENbcd1ng1g1g1g2g2 g2CASE CNT2 ISWHEN 00=BTBTNULL;END CASE;WHEN 1=BTCASE CNT2 ISWHEN 00=BTBTNULL;END CASE;WHEN OTHERS =NULL;END

15、 CASE; CASE CN1 ISWHEN 0=CASE CNT2 ISWHEN 00=BTBTNULL;END CASE;WHEN 1= CASE CNT2 ISWHEN 00=BTBTNULL;END CASE;WHEN 2=BTNULL;END CASE;END PROCESS P1;P2:PROCESS(A)BEGINCASE A ISWHEN 0000=SGSGSGSGSGSGSGSGSGSGNULL;END CASE;END PROCESS P2;P3:PROCESS(CLK)BEGINIF(CLKEVENT AND CLK=1)THEN CNT2=CNT2+1;END IF;E

16、ND PROCESS P3;END;3.7.2 元 件 图（ 显 示 模 块 的 元 件 图 ）3.7.3 电 路 图3.7.4 流 程 图（ 显 示 模 块 流 程 图 ）3.8.设 计 总 图3.8.1 总电路图3.8.2 总 仿 真 图（ 总 设 计 图 的 仿 真 图 ）第 四 章 调 试可 对 时 钟 进 行 4-22 倍 分 频 （ 原 始 信 号 是 4MHZ） 。 各 分 频 系 数 对 应 的 频 率如 下 图 所 示 （ 在 试 验 板 的 ） J_OSC2 处 有 一 三 排 插 孔 （ 横 向 三 个 插 孔 连 接 在一 起 ， 为 分 频 后 的 时 钟 输 出 端 ） 。分 频 系 数 频 率 分 频 系 数 频 率 分 频 系 数 频 率4 250KHZ 10 3.906KHZ 17 30HZ5 125K