《数字频率计报告(长沙理工大学EDA课程设计)》由会员分享，可在线阅读，更多相关《数字频率计报告(长沙理工大学EDA课程设计)（25页珍藏版）》请在金锄头文库上搜索。
1、 城南学院 作者：lyc 数字频率计数字频率计摘要数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。随着可编程专用集成电路（ASIC）的广泛应用,以 EDA 工具作为开发手段,基于 VHDL 语言,将使整个系统大大简化,提高整体的性能和可靠性。本次 EDA 基础课程设计的主要任务就是使用 Altera 公司的 EP2C35 系列的 FPGA 芯片，利用 SOPC-NIOSII-EP2C35 开发板设计和仿真一个数字频率计，实现对 1Hz250KHz 的脉冲进行频率测量。本文主要介绍了 FPGA 基本结构、开发环境及
2、其在数字频率计设计的应用。关键词：数字频率计；ASIC；EDA；FPGA；VHDL 城南学院 作者：lyc 数字频率计目 录1 绪论 .11.1 课程设计内容及要求 .11.2. 相关概念 .21.2.1 DEA 的概念 .21.2.2 FPGA 的概念 .21.2.3 VHDL 的概念 .22 开发环境 .32.1 SOPC-NIOSII-EP2C35 开 发 板 .32.2 Quartus II.43 数字频率计的工作原理 .53.1 直接测量法 .53.2 等精度测量法 .63.3 数字频率计原理 .74 数字频率计的设计 .94.1 设计步骤 .94.2 设计运行结果 .125 心得体
3、会 .136 参考文献 .14附录一 CLKOUT 的 VHDL 程序 .15附录二 MUX 的 VHDL 程序 .16附录三 TELTCL 的 VHDL 程序 .17附录四 CNT10 的 VHDL 程序 .18附录五 SEG32B 的 VHDL 程序 .19附录六 DISPLAY 的 VHDL 程序 .20附录七 图形编辑文件 .22附录八 管脚分配表 .23 城南学院 作者：lyc 数字频率计第 1 页 共 23 页1 绪论1.1 课程设计内容及要求主要内容：在本课程设计中使用 Altera 公司的 EP2C35 系列的 FPGA 芯片，利用SOPC-NIOSII-EP2C35 开发板设
4、计和仿真一个数字频率计，对 1Hz250KHz 的脉冲进行频率测量，采用等精度测量，即在所测量的整个频段内部，均可实现相同精度的测量，即测量精度与频率无关，测得结果在数码管上显示，并设计相应的功能按键。扩展内容：1. 16*16 点阵显示当前输入数字和自己姓名2、在液晶显示屏上做出功能菜单 城南学院 作者：lyc 数字频率计第 2 页 共 23 页1.2. 相关概念1.2.1 DEA 的概念EDA 是 Electronic Design Automation 的缩写，即电子设计自动化。在 20世纪 60 年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计
5、算机辅助工程（CAE）的概念发展而来的。在 EDA 技术出现之前，设计人员必须手工完成集成电路的设计、布线等工作。EDA 技术就是以计算机为工具，设计者在 EDA 软件平台上，用硬件描述语言VHDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA 技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。1.2.2 FPGA 的概念FPGA 是 FieldProgrammable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、GAL、CPLD 等可编程器
6、件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。1.2.3 VHDL 的概念VHDL 是 Very-High-Speed Integrated Circuit Hardware Description Language 的缩写，VHDL 是一种硬件描述语言（Hardware Description Language，简称 HDL），一种用于电路设计的高级语言，是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己
7、的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用 EDA 工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路 ASIC 或现场可编程门阵列 FPGA 自动布局布线工具，把网表转换为要实现的具体电路布线结构。 城南学院 作者：lyc 数字频率计第 3 页 共 23 页2 开发环境2.1 SOPC-NIOSII-EP2C35 开 发 板SOPC-NIOSII-EP2C35 开发板是根据现代电子发展的方向，集 EDA 和 SOPC 系统开发为一体的综合性实验开发系统，除了满足高校专、本科生和研究生的SOPC 教
8、学实验开发之外，也是电子设计和电子项目开发的理想工具。整个开发系统由 NIOSII-EP2C35 核心板板、EDA/SOPC 系统板和扩展子板构成，根据用户不同的需求配置成不同的开发系统。NIOSIIEP2C35 核心板是基于 Altera CycloneII 器件而开发的一款嵌入式系统开发平台，它可以为开发人员提供以下资源，如表 1 所示。表 1 NIOSIIEP2C35 核心板资源Altera CycloneII EP2C35F484C8 FPGA4 Mbits 的 EPCS4 配置芯片1 Mbytes SRAM （256K32bit）8 Mbytes NOR Flash ROM32Mby
9、tes SDRAM64M bytes NAND Flash4 个用户自定义按键输入4 个用户自定义 LED 显示1 个七段码 LED 数码管显示50MHz 高精度时钟源三个间距 2.54mm 标准扩展接口供用户自由扩展系统上电复位电路电源管理模块，输出功率、电压稳定的电源支持+5V 直接输入 城南学院 作者：lyc 数字频率计第 4 页 共 23 页2.2 Quartus IIAltera Quartus II 作为一种可编程逻辑的设计环境, 具有强大的设计能力和直观易用的接口，Altera Quartus II 、设计软件是业界唯一提供 FPGA 和固定功能 HardCopy 器件统一设计流
10、程的设计工具。工程师使用同样的低价位工具对 Stratix FPGA 进行功能验证和原型设计，又可以设计 HardCopy Stratix器件用于批量成品。系统设计者现在能够用 Quartus II 软件评估 HardCopy Stratix 器件的性能和功耗，相应地进行最大吞吐量设计。Altera 的 Quartus II 可编程逻辑软件属于第四代 PLD 开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于 Internet 的协作设计。Quartus 平台与 Cadence、ExemplarLogic、 MentorGraphics、Synopsys 和Synplicity
11、等 EDA 供应商的开发工具相兼容。改进了软件的 LogicLock 模块设计功能，增添 了 FastFit 编译选项，推进了网络编辑性能，而且提升了调试能力。Quartus II 软件界面如图 1 所示。图 1 Quartus II 软件界面 城南学院 作者：lyc 数字频率计第 5 页 共 23 页3 数字频率计的工作原理所谓频率就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔 T（也称闸门时间）内测得这个周期性信号的重复变化次数为 N，则其频率可表示为 fN/T。若时间间隔 T 取1s，则 fN。实现频率测量有两中方法，分别是直接测量法和等精度测量法，下面将分别介绍。3.1 直接测量法由于闸门的起始和结束的时刻对于信号来说是随机的，将会有一个脉冲周期的量化误差。进一步分析测量准确度：设待测信号脉冲周期为 Tx，频率为Fx，当测量时间为 T=1s 时，测量准确度为 =Tx/T=1/Fx。由此可知这种直接测频法的测量准确度与被测信号的频率有关，当待测信号频率较高时，测量准确度也较高，反之测量准确度较低。因此，这种直接测频法只适合测量频率较高的信号，不能满足在整个测量频段内的测量精度保持不变的要求。若要得到在整个测量频段内的测量精度保持不变的要求，应该考虑待精度频率测量等其它方法。 城南学院 作者：lyc 数字频率计第 6 页 共 23 页3.
