数字电子技术课程设计-四位二进制无符号数乘法器

《数字电子技术课程设计-四位二进制无符号数乘法器》由会员分享，可在线阅读，更多相关《数字电子技术课程设计-四位二进制无符号数乘法器（17页珍藏版）》请在金锄头文库上搜索。

1、数字电子技术基础课程设计数字电子技术基础课程设计报告学 院 电气信息学院 专 业 姓 名 学 号 设计题目 四位二进制无符号数乘法器 数字电子技术基础课程设计数字电子技术基础课程设计目录1 设计任务描述 .- 1 -1.1 设计描述 .- 1 -1.2 设计概述 .- 1 -2 通用器件实现 .- 1 -2.1 方案一 与门和全加器组合逻辑电路 .- 1 -2.1.1 设计思路 .- 1 -2.1.2 仿真测试 .- 2 -2.1.3 优缺点分析 .- 3 -2.2 方案二 多种通用集成芯片组合逻辑电路 .- 3 -2.2.1 设计思路 .- 3 -2.2.2 仿真测试 .- 5 -2.2.3

2、 优缺点分析 .- 7 -3 使用硬件描述语言 Verilog 实现 .- 7 -3.1 设计目的 .- 7 -3.2 设计要求 .- 7 -数字电子技术基础课程设计3.3 硬件语言描述 .- 7 -3.4 BASY2 板结果附图 .- 9 -4 结论与心得体会 .- 11 -4.1 结论 .- 11 -4.2 心得体会 .- 11 -数字电子技术基础课程设计- 1 -1 设计任务描述1.1 设计描述设计一个乘法器，实现两个四位二进制数的乘法。两个二进制数分别是被乘数和乘数 。被乘数和乘数这两个二进制数分别由高低电平给出。乘法运算3210A3210B的结果即乘积由电平指示灯显示的二进制数。做到

3、保持乘积、输出乘积，即认为目的实现，结束运算。1.2 设计概述4 位 二 进 制 乘 法 器 在 实 际 中 具 有 广 泛 应 用 。 它 是 一 些 计 算 器 的 基 本 组 成 部 分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。2 通用器件实现2.1 方案一 与门和全加器组合逻辑电路2.1.1 设计思路手动实现两个四位二进制乘法的计算，应为以下过程： 1234567812341010CAB设乘数为 (下标数字

4、大则为高位),被乘数为 ，使乘数从低位到高1234AB位依次与被乘数相乘，得到四个四位二进制加数，再依次对四个加数错位相加，得到八位的二进制的乘法运算结果。依次算法，两个四进制乘数由 8 个单刀双掷开关接地（低电平 0）和接 5V（高电平1）进行输入，乘数 A 从低位到高位依次与被乘数 B 相乘过程可用二输入与门实现，共得到四个加数 16 个与运算结果，乘数最低位 与被乘数作与运算的四位结果的最低位即是乘1A法运算结果的最低位 ；依次用三个四位全加器对四个加数进行全加运算，运算时输入两1C个四位二进制数，输入进位信号接地为 0，低级的全加器的运算结果进位信号作为与下一数字电子技术基础课程设计-

5、 2 -个加数进行全加运算的被加数的最高位，四位全加运算结果的最低位作为输出结果，并从低到高位的依次输出 ，最后一个全加器运算过后得到进位信号是八位二进制432C、计算结果的最高位 ，剩余的高三位输出分别为 ，将 8 位输出结果直接在8 567C、通过电阻到地保护的发光二极管表示。通过 Multisim 软件实现该乘法器设计电路的搭接如下图：2.1.2 仿真测试当输入乘数 1101 和被乘数 1011 时，显示结果为如下：数字电子技术基础课程设计- 3 -因为 Multisim 软件通常工作在理想状态下，启动调试运行无误且运行结果正确。2.1.3 优缺点分析优点：乘数输入通过开关接高电平或者直

6、接接地实现，计算结果通过查看 8 个 LED 管的亮暗（亮为高电平 1）实现，连线将计算结果依次输出。无外来其他输入信号干扰，算法简单，使用芯片较少，逻辑电路图易懂。缺点：搭接电路过程中双输入与门使用了 TTL 的 74LS08 芯片和全加器 74LS83。由于TTL 门电路的 BJT 工作在饱和状态，会使开关速度受到很大限制；使用多个 TTL 与门接入电路，在一定程度上增加了集成芯片内部的连线复杂程度。2.2 方案二 多种通用集成芯片组合逻辑电路2.2.1 设计思路电路原理框图如图 1 所示。乘法器可以利用加法器和寄存器实现。图 1 乘法器原理框图实验电路输入的被乘数取值范围为(0000)

7、2(1111)2，乘数的取值范围为(0000) 2(1111)2。通过计算可得，乘积的取值范围为() 2()2。通过初步的数值位数分析可知，储存被乘数需要 1 片 4 位二进制寄存器，储存乘数需要 1 片 4 位二进制寄存器，储存乘积需要 2 片 4位二进制寄存器。数字电子技术基础课程设计- 4 -由图中二进乘法竖式计算可以看出：二进制乘法可以转化为移位累加操作。对于 4 位二进制乘法，以 8 位乘积寄存器的高 4 位储存累加结果。运算时先将乘积寄存器置零，然后从低位向高位依次检查乘数寄存器中每一位的值。当值为“1”时，先用乘积寄存器的高4 位累加被乘数，并将和保存在乘积寄存器的高 4 位中，

8、然后以加和的进位结果作为右移输入对乘积寄存器进行右移操作。当值为“0”时，以“0”作为右移输入直接对乘积寄存器进行右移操作。观察图可以看出，乘法运算初始化时存入寄存器低 4 位中的“0”因计算过程中先后图 1 4 位二进制乘法运算竖式分析到来的 4 次右移操作而被移出寄存器。如果用乘法运算的乘数代替这 4 个“0” ，每次右移操作恰好将检查过的乘数位移出寄存器，而对尚未处理的数据没有影响，并且不会影响乘法运算的结果。因此，考虑到电路的成本，可以将乘数储存在乘积寄存器的低位端从而节省 1 片寄存器的花费。在 4 位二进制乘法运算中，因为乘数有 4 位二进制位，所以整个运算过程需要检查乘数位值4

9、次，即需要进行 4 次基本移位操作。因此，在电路中需要用计数器来记录移位操作的次数以指示运算的结束。1.控制逻辑电路（如右） 。二进制乘法运算是一个只与乘数位数有关的累加移位过程，对于 4 位二进制乘法运算循环需S T A R T = 1 ?Q Q 0 = 1 ？A S 0 = A S 1 = 1Q S 0 = Q S 1 = 0P E T = P E N = 0C L R = 1A S 0 = 1A S 1 = 0Q S 0 = 1Q S 1 = 0P E T = P E P = 1C L R = 1NYYNNY等待S 0S 1S 2S 3B S 0 = B S 1 = 1Q S 0 = Q

10、 S 1 = 1C L R = 0P Q 3 = 1 ?数字电子技术基础课程设计- 5 -要进行 4 次累加移位操作。S2、S3 状态的循环过程就是二进制乘法运算的过程，其中 S2状态电路进行累加操作，S3 状态电路进行右移操作。当寄存器 Q 的最低位输出 Q0 为 1 时，电路进入 S2 状态，将加法器器 D 中输出的数值置入寄存器 A 中，寄存器 Q 的输出状态保持不变。此时寄存器 A 的控制端 S0=S1=1，寄存器 B 的控制端 S0=S1=0；当寄存器 Q 的最低位输出 Q0 为 0 时将跳过 S2 状态直接进入 S3 状态。S3 状态时，寄存器 A 和寄存器 Q 进行右移操作，两芯

11、片的控制端输入均为S0=1、S1=0。由于计数器 P 用来记录电路中执行移位操作的次数，因此当计数器 P 的输出端 Q2 为 1时，即可断定乘法运算过程已经结束。此时应该停止时钟使电路状态保持不变，即回到 S0状态。否则电路状态再次进入对寄存器 Q 的最低位输出 Q0 的判断。将电路状态 S2、S3 时寄存器 A 和寄存器 Q 各端口的状态合在一起观察，设 D 表示寄存器 A 的 Q0，T 为寄存器 Q 的 Q0。规定加*的状态表示该端口前一个时钟周期的状态。寄存器 A：S0=1，S1=S1 *T，SR=CIT；寄存器 Q；S0=(S0 *T)，S1=1，SR=D；为实现该关系，电路中用 U8

12、A、U8B 和 U10A 分别储存寄存器 Q 的控制端 S0、寄存器 A的控制端 S1 和加法器 D 的进位输出端 CO 在上一个时钟周期的状态。另外，通过对表 3 的观察发现，在电路状态 S1 的初始化过程中，需要对 D 触发器 U8A 置一，对 D 触发器 U8B 置零。计数器 P 用来记录电路中执行移位操作的次数，且电路采用同步时钟控制，因此只有当电路执行移位操作是计数器 P 的使能端才有效。通过对表 3 的观察发现：在电路状态S1、S2 中，只有当电路进行移位操作时寄存器 Q 的控制端 S0 才为 1。所以，计数器 P 的使能端 ENP、ENT 与寄存器 Q 的控制端 S0 同状态。最

13、后，对 D 触发器 U10B 来说，当按下开关 J1 时，U10B 的置数端接收到低电平被置一，其输出 Q 接寄存器 B 和寄存器 Q 的控制端 S0、S1 使之为一，寄存器 B、Q 处于置数状态，Q接寄存器 A、计数器 P、D 触发器 U8B 和 U10A 的 CLR 端使它们置零，并且 Q接 D 触发器 U8A 的 PR 端使其置一，即使电路处于 S1 状态。当第一个上升沿到来时，D 触发器 U10B 的输出进行翻转，电路进入 S2、S3 状态的循环过程，并在计数器 P 的输出 Q2 位 1 时停止时钟，使电路回到 S0 状态。2.数据的处理数据的处理包括累加和右移两部分。数字电子技术基础

14、课程设计- 6 -在加法电路中，寄存器 B 中的被乘数与寄存器 A 中的部分积相加，并将结果保存在寄存器 A 中，同时将进位加法器的进位输出锁存在 D 触发器中，以提供右移操作使用。即将寄存器 B 和寄存器 A 的数据输出端接加法器 D 的数据输入端，将加法器 D 的数据输出端接寄存器 A 的数据输入端，加法器 D 的进位输入端接低电平，加法器 D 的进位输出端接 D 触发器 U10A 的输入端。在移位电路中，需要对寄存器 A 和寄存器 Q 进行联合右移，所以将寄存器 A 的最低位输出 Q0 接到寄存器 Q 的右移输入端 SR。寄存器的其他控制端按控制电路的设计对应连接。2.2.2 仿真测试连好电路后，打开仿真电源