《数字电子钟设计—课程设计论文》由会员分享，可在线阅读，更多相关《数字电子钟设计—课程设计论文（22页珍藏版）》请在金锄头文库上搜索。
1、辽 宁 工 学 院 课 程 设 计 说 明 书（论 文）辽 宁 工 业 大 学数字电子技术基础 课程设计（论文）题目： 数字电子钟 院（系）： 电子与信息工程学院 专业班级： 电子092 辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）- 2 -课程设计（论文）任务及评语院（系）：电子与信息工程学院 教研室：电子信息工程学号 学生姓名 专业班级 电子 092课程设计题目 数字电子钟课程设计（论文）任务设计参数：（1）能直接显示时、分、秒十进制数字（2）具有校时功能。（3）具有整点报时功能。（4）采用中、小规模数字集成电路实现。（5）利用 EWB 进行计算机仿真。设计要求：1 .分析
2、设计要求，明确性能指标。必须仔细分析课题要求、性能、指标及应用环境等，广开思路，构思出各种总体方案，绘制结构框图。2 .确定合理的总体方案。对各种方案进行比较，以电路的先进性、结构的繁简、成本的高低及制作的难易等方面作综合比较，并考虑器件的来源，敲定可行方案。3 .设计各单元电路。总体方案化整为零，分解成若干子系统或单元电路，逐个设计。4.组成系统。在一定幅面的图纸上合理布局，通常是按信号的流向，采用左进右出的规律摆放各电路，并标出必要的说明。进度计划1、布置任务，查阅资料，理解掌握数字电子钟的设计要求。 （1 天）2、确定数字电子钟技术指标，设计方案框图。 （2 天）3、设计各中间级电路的电
3、路图。 （2 天）4、绘制整体电路图，确定其工作原理。 （2 天）5、对系统进行仿真，完成整体电路图并性能分析。 （2 天）6、撰写、打印设计说明书（1 天）指导教师评语及成绩平时： 论文质量： 答辩： 学生签字： 总成绩： 指导教师签字： 年 月 日 辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文）- 3 -摘要实现电子钟的方法有很多，如用单片机或纯数字电路实现。本文主要讲述电子钟的纯数字电路设计，即不包含软件部分。而单纯的硬件电路对于初学者掌握最基本的电学原理是有着重要作用的。本文主要包含脉冲发生电路设计、计数器设计和控制电路设计三部分。产生脉冲的方式本文将介绍三种，这三种方法
4、各有千秋，有的易于实现，有的稳定性能很好。脉冲发生在这个设计中主要有两个作用，一个是作为时基信号，另一个是在整点报时的时候驱动扬声器发生。在计数器部分，本文采用了异步计数的方式，并阐述了不使用同步法计数的主要原因。实现数字电子钟需要使用六片4位二级制计数器分别组成十进制，六进制，和二十四进制的计数器。数字电子钟的校对功能同样重要，本文给出了通过手动开关和数字（电路）控制开关来实现校对功能的方法。即对计数器而言，既可以通过改变时钟信号来校准，也可以通过读取预置数来校准。本文也包含了显示电路单元的设计，以及实物的制作等内容。本文最终的实现方案可行性将在第五章中详加叙述。同时将说明在设计方面存在的不
5、足以及改进的方法。本科生课程设计（论文）1目录第 1 章 绪论 .1第 2 章 脉冲发生电路的设计 .22.1 方案一：555 定时器外接 RC 元件构成多谐振荡电路 .22.2 方案二：用 CD4060 外接晶振的振荡电路 .22.3 方案三：用双三极管组成的振荡电路 .3第 3 章 计数器设计 .53.1 异步电路实现方法 .53.2 同步电路实现方法 .7第 4 章 控制电路设计 .94.1 校准功能的实现 .94.2 LED 显示电路 .104.3 整点报时功能的实现 .11第 5 章 实际电路的制作和调试 .125.1 秒脉冲和分脉冲模块 .125.2 时、分计数及显示模块 .135
6、.3 电源和扬声器模块 .13第 6 章 课程设计总结 .14参考文献 .15附录 1 整体电路图 .16附录 2 器件清单 .17本科生课程设计（论文）1第 1 章 绪论实现电子钟的方法有很多，如用单片机或纯数字电路实现。本文主要讲述电子钟的纯数字电路设计，即不包含软件部分。虽然在软件与硬件的界限逐渐不甚清晰的今天，纯硬件电路的应用已愈来愈少，但单纯的硬件电路对于初学者掌握最基本的电学原理仍有重要作用。也可以说，搞好硬件电路的设计与开发，是软件编程的基础。本文主要分三部分来阐述数字电子钟的设计。即时钟发生器的设计，计数器设计和控制电路的设计。其中，时钟发生器的原理较为简单，本文介绍了三种实现
7、方法，分别是“555 定时器外接 RC 元件构成多谐振荡电路” 、 “用 CD4060 外接晶振的振荡电路” 、 “用双三极管组成的振荡电路” 。后者较为复杂。主要体现在各片计数器之间的关系上。由于同步法实现起来有诸多问题，所以第三章本文将主要介绍异步的实现方法。第四章的控制电路的设计主要通过 74161 芯片读取预置数的功能来实现。设计数字电子钟，计数器是核心环节，主要通过计数器芯片和与非门电路等互相搭配来实现。第三章和第四章的介绍仅限于理论的分析，对其实际操作的环节将在第五章中着重介绍。其重点在于是同步控制还是异步控制，是利用读数清零，还是令其强制清零。同时，由于可以实现的计数器有很多。但
8、不同的芯片其功能有不尽形同，在设计的时候，要求设计者要能区分这其中细微的差别。本科生课程设计（论文）2第 2 章 脉冲发生电路的设计2.1 方案一：555 定时器外接 RC 元件构成多谐振荡电路555 定时器是一种常见的时钟发生电路。它具有电路结构简单，使用的外围元件少等特点。由 555 定时器构成的多谐振荡器由电阻 R1、R2，电容 C 以及旁路电容 Cp 等组成。其输出频率：2ln1CRf当 f=1Hz 时，若选 C 为 1F 的电解电容，取ln2=0.69，得 R1+2R2=1449.275k。令R1=1M，R2=449.275k 。若 R2 用220k+220k+6.8k+10k/3.
9、3k 的形式替换，可得到周期为 1.s的脉冲。2.2 方案二：用 CD4060 外接晶振的振荡电路本电路主要由 14 位二进制串行计数器 CD4060 和 JK 触发器 CD4027 组成。14 位二进制计数器 CD4060 内部含有一个由非门电路组成的振荡器，在CD4060 的 10、11 脚之间接上一个 32.768kHz 的晶体，就可以构成一个振荡器，其输出脉冲经过施密特整形电路整形后送入内部进行计数、分频，经 214=16384分频，在输出端可得到 2Hz（ ）的标准信号。再经一级 CD4027Hz2376814组成的 2 分频电路分频，即可得到秒脉冲信号。Uco5U116U122Uo
10、7Vcc8Rd4Vo 3GND1555JP?VCCCp10nR1R2C图 2-1 555 多谐振荡电路31610118 13CD40606538 4 7110CD4027R21MR12.2k32.768kHzC25/50pC123pC30.01p+5VUoGND图 2-2 用晶振产生恒定脉冲电路本科生课程设计（论文）3电路中 C2 为微调电容，用来调整晶振的振荡频率。2.3 方案三：用双三极管组成的振荡电路电路原理图如下图所示，其中 Q1 与 C1 为一组，Q2 与 C2 为一组。当前者充电时，当前者充电时，Q1 截止，Q1 集电极输出高电平（此时 Q2 处于导通状态） ；当 C1 负极电压上
11、升至 Q1 的导通电压后，Q1 导通，Q1 集电极输出低电平，同时 C2 负极瞬间失电，Q2 截止。C2 负极在开始充电，直到 Q2再次导通。此电路的周期的理论值为23127.0.CRT图 2-4 对电路进行了仿真测试。蓝色波形为 Q2 集电极波形，黑色为 C1 电容器的负极波形。有图中可看出，C1 从负电压开始充电，当到达 Q1 导通电压时（Q1 导通电压约为 0.7V） ，Q2 集电极输出高电平。此电路原理较为简单，但起振的条件受 RC 值的影响较大。如当 R1 和 R4 小于 1K 时电路即不可振荡，若其值稍大，则电容器正极板充电较慢，表现为没有明显的上升沿。 （如图）由于受限条件较多，
12、 所以也很难得出较为精确的 1s 脉冲，故不采用此 方图 2-3 双三极管组成的振荡电路图 2-4 双三极管组成的振荡电路波形图图 2-5 上升延迟时间本科生课程设计（论文）4案。本科生课程设计（论文）5第 3 章 计数器设计3.1 异步电路实现方法计数器由 6 片十六进制计数器 74HC161（或用十进制计数器 74160 亦可）和其他门电路构成。分别用于模拟电子钟的时、分、秒的个位和十位。如下图所示，将脉冲信号送入第一片的 CLK 端，作为时钟。7 脚（ENP） 、1脚（CLR） 、10 脚（ENT）均接 Vcc。这里需要注意的是如果使用 TTL 集成电路，且电源电压大于 5.5V，以上需接高电平的各引脚不能与电源直接相连，否则会使IC 损坏。而如果使用 CMOS 集成电路，则多余输入端一定不能悬空，因为电平不稳会对电路的逻辑情况产生干扰。图 3-1 分钟信号产生方法第一片正常工作时，由于时钟频率为 1Hz，所以每过 1s 计数一次，也就相当于电子钟秒的个位数，其工作状态应为 10 进制计数器。由于 74161 是 16 进制计数器，所以在 Q1A 和 Q1D 后接与非门反馈到置数端（LD） ，即当输出为 1001 时得到下降沿读数。之所以不使用复位法清零，是因为复位清零功能不受时钟控制。如果使用复位法清零，应将与非门接在 Q1B 和 Q1D 之后再反馈到清零
