《GaN_SiHEMT的电学特性测试和可靠性测》由会员分享，可在线阅读，更多相关《GaN_SiHEMT的电学特性测试和可靠性测（64页珍藏版）》请在金锄头文库上搜索。
1、IGaN/Si HEMT 的电学特性测试和可靠性测试摘要随着集成电路的发展，摩尔定律一直驱动着集成电路的基本单元，即金属-氧化物 -半导体场效应管的等比例缩小。在等比例缩小中，我们必须把栅氧化层的厚度减小为原来的 1/x。在 CMOS 进步到 45nm 时代以后，传统的SiO2 栅介质的厚度将被需要缩减到相当薄的程度，这会使得 SiO2 层的栅泄漏电流在显著的量子隧穿效应影响下大到不可接受，器件的可靠性也会成为一个相当严重的问题。当厚度无法再减小时，为了提高栅电容，唯一的办法就是提高介质的相对介电常数。本文选择 HfO2 高 K 栅介质作为研究对象，通过电学特性测试，即 C-V，I-V 图谱分
2、析，来阐释其栅漏电流机制。同时综述了高 k 栅介质可靠性的研究现状，对恒压应力与恒流应力和高 k 击穿特性进行了探讨。我们的研究结果有助于进一步了解 HfO2 栅介质的泄漏电流机制和 SILC 效应的特征，为进一步优化 HfO2 高 K 栅介质的制备工艺提供指导。同时发现高 K 栅介质结构的 TDDB 击穿不仅是应力电压极性依赖的，而且是应力电场依赖的。关键词：高 k 栅介质 栅极漏电流 HfO2 击穿机制 应力感应电流IIStudy on electrical property and reliability of HEMT on GaN/SiAbstractAlong with the d
3、evelopment of integrated circuit, Moores Law is driving the scaling down of the basic element of integrated circuit, which is called metal-oxide-semiconductor field effect transistor. In the principle of scaling down， we have to reduce the thickness of gate oxide with a scale of 1/x at every technol
4、ogy node. With the continued scaling-down of MOSFET, the thickness of traditional SiO2 dielectrics have to be reduced to a very thin level, which dramatically increases the leakage current caused by quantum tunneling. Meanwhile, the reliability of gate dielectrics is also degraded. As it is not poss
5、ible to reduce the thickness of gate oxide any more, we have to choose a dielectric with higher dielectric constant in order to maintain the gate capacitance.Our researches focus on HfO2 dielectrics. We explain the mechanism of leakage current through testing Electrical characteristic(C-V， I-V analy
6、sis). The research status of high-k reliability is summarized in this article, while the constant voltage stress, constant current stress and characteristics of high-k breakdown will be concluded. Our research can help to realize the leakage current mechanism and SILC effect of HfO2, furthermore it
7、can offer us direction on optimize the IIIfabrication process. Generally, it is reported that the TDDB characteristics of ultra-thin HfO2 gate dielectrics depends on polarity as well as electric field strength of stresses.Keyword: high-k dielectric, leakage current, HfO2, Breakdown Mechanism， SILC.
8、IV目录1 绪论.11.1 研究背景及意义.11.2 新型高 k 栅介质.61.2.1 栅氧化层厚度无法减薄的解决方案.61.2.2 引入高介电常数介质的常规要求.71.2.3 目前高 k 栅介质应用中存在的问题.82 高 k 栅介质电学特性研究.112.1 相关实验原理及物理基础 .112.1.1 C-V 测试原理 .112.1.2 栅极泄漏电流机制.182.2 高 k 栅介质电学特性测试 .262.2.1 HfO2 栅介质的泄露电流机制 .262.2.2 HfO2 栅介质层的 SILC 效应 .342.3 本章小结.363 高 k 栅介质可靠性研究.373.1 可靠性研究理论基础 .373
9、.1.1 高 K 栅介质可靠性研究的理论基础 .373.1.2 高 K 栅介质可靠性测试结构和测试方法 .403.1.3 高 K 栅介质层击穿的物理机制 .483.2 HfO2 栅介质时变击穿(TDDB) 特性 .523.2.1 HfO2 栅介质 TDDB 的面积依赖性 .523.2.2 HfO2 栅介质 TDDB 的电场依赖性 .543.3 本章小结 .564 结论.57致谢.59主要参考文献.60外文资料翻译及原文.62V01 绪论1.1 研究背景及意义半导体工业的飞速发展是人们众所周知的，自从德州仪器的 Jack Kilby在 1958 年 9 月在锗上实现了第一块集成电路以来(大约与此
10、同时，仙童半导体公司的 Robert Noyce 用平面技术在硅上也实现了集成电路)，集成电路技术便以令人难以置信的速度发展着，其规律基本符合众所周知的摩尔定律，即集成电路上可容纳晶体管数目每十八个月就会增加一倍，如图 1.1 所示。根据该定律，集成电路产业经历了从小规模(SSI)、中规模(MSI)、大规模(LSI)、超大规模(VLSI) 、到现在的特大规模 (ULSI)的发展历程。 1图 1.1 摩尔定律在集成电路发展中的体现1微电子技术发展主要依赖于不断缩小器件的特征尺寸，提高芯片的集成度同时增加硅片面积。其中，器件尺寸的缩小是主要的途径之一。器件尺寸的缩小，一方面使器件性能提高，另一方面使单位面积上能够集成更多数量的晶体管，从而使得单位功能电路的成本降低，使得集成电路产品的性价比显著提高，这也是微
