EDA课设电子时钟设计

上传人:ji****72 文档编号:27025225 上传时间:2018-01-05 格式:DOC 页数:21 大小:2.88MB
返回 下载 相关 举报
EDA课设电子时钟设计_第1页
第1页 / 共21页
EDA课设电子时钟设计_第2页
第2页 / 共21页
EDA课设电子时钟设计_第3页
第3页 / 共21页
EDA课设电子时钟设计_第4页
第4页 / 共21页
EDA课设电子时钟设计_第5页
第5页 / 共21页
点击查看更多>>
资源描述

《EDA课设电子时钟设计》由会员分享,可在线阅读,更多相关《EDA课设电子时钟设计(21页珍藏版)》请在金锄头文库上搜索。

1、哈尔滨工业大学(威海)课 程 设 计 实 验 报 告课 程 EDA 实验题目 电子时钟 学 号 110250208 姓 名 柳立志 指导教师 金涛 2014 年 7 月 5 日 目 录一 所用软件与硬件介绍.11.1 软件介绍.11.2 硬件介绍.1二 系统设计.42.1 设计思想.42.2 工作原理及系统框图.52.3 子模块输入输出和功能.5三 软件设计.73.1 程序流程图.7四 调试及结果.134.1 模块仿真.134.2 分析运行结果.18五 设计总结.195.1 错误分析.195.2 心得体会.19哈尔滨工业大学(威海)课程设计实验报告0一、所用软件与硬件介绍 1.1 软件介绍 本

2、设计所用的软件主要是 Quartus II ,在此对它做一些介绍。Quartus II 是 Altera 公司 的综合性 PLD/FPGA 开发软件,支持原理图、VHDL、VerilogHDL 以及 AHDL(Altera Hardware Description Language)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整 PLD 设计流程。Quartus II 可以在 XP、Linux 以及 Unix 上使用,除了可以使用 Tcl 脚本完成设计流程外,提供了完善的用户图形界面设计方式。具有运行速度快,界面统一,功能集中,易学易用等特点。Quartus

3、 II 支持 Altera 的 IP 核,包含了 LPM/MegaFunction 宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。对第三方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方 EDA 工具。此外,Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合,可以方便地实现各种 DSP 应用系统;支持 Altera 的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。Maxplus II 作为 Altera 的上一代 PLD 设计

4、软件,由于其出色的易用性而得到了广泛的应用。目前 Altera 已经停止了对 Maxplus II 的更新支持,Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在 Quartus II 中包含了许多诸如 SignalTap II、Chip Editor 和 RTL Viewer 的设计辅助工具,集成了 SOPC 和 HardCopy 设计流程,并且继承了 Maxplus II 友好的图形界面及简便的使用方法。Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口,越来越受到数字系统设计者的欢迎。1.2 硬件

5、介绍1).FPGA 芯片的介绍在本次课程设计中选用 Altera 公司 Cyclone II 系列 FPGA 器件。Altera 公司 2004 年推出了新款 Cyclone II 系列 FPGA 器件。Cyclone II FPGA 的成本比第一代 Cyclone 器件低 30%,逻辑容量大了三倍多,可满足低成本大批量应用需求。随着低复杂度 FPGA 器件成本的不断下降,具有灵活性和及时面市优势的FPGA 与 ASIC 相比更有竞争性,在数字消费市场上的应用也急剧增加。第一代 Cyclone 系列迄今发售了 3 百多万片,在全球拥有 3,000 多位客户,对大批量低成本数字消费市场有着巨大的

6、影响,该市场消纳了三分之一的器件。同时,Cyclone II 器件系列也在电信、计算机外设、工业和汽车市场上获得了巨大的进步。Cyclone II 器件包含了许多新的特性,如嵌入存储器、嵌入乘法器、PLL 和低成本的封装,这些都为诸如视频显示、数字电视 (DTV)、机顶盒(STB )、DVD 播放器、DSL 调制解调器、家用网关和中低端路由器等哈尔滨工业大学(威海)课程设计实验报告1批量应用进行了优化。Cyclone II 器件采用 TSMC90nm 低 K 绝缘材料工艺技术,这种技术结合Altera 低成本的设计方式,使之能够在更低的成本下制造出更大容量的器件。这种新的器件比第一代 Cycl

7、one 产品具有两倍多的 I/O 引脚,且对可编程逻辑,存储块和其它特性进行了最优的组合,具有许多新的增强特性低成本的配置器件编辑 Altera 为配置 Cyclone II FPGA 提供了低成本的串行配置器件。这些串行配置器件定价为批量应用,成本是相应 Cyclone II FPGA 的 10%。四个串行配置器件(1Mbit ,4Mbit, 16Mbit 和 64Mbit)提供了节省空间的 8 脚和 16 脚 SOIC 封装。器件中任何不用于配置的存储器可用于一般存储,进一步增强其价值。IP 编辑 Altera 也为 Cylcone II 器件客户提供了 40 多个可定制 IP 核,Alt

8、era 和 Altera Megafunction 伙伴计划(AMPPSM)合作者提供的不同的 IP 核是专为 Cyclone II 架构优化的,包括: Nios II 嵌入式处理器;DDR SDRAM 控制器;FFT/IFFT ;PCI 编译器;FIR 编译器;NCO 编译器;POS-PHY 编译器;Reed Solomon 编译器;Viterbi 编译器等等。图 1Altera 公司的 Cyclone II2).晶振晶振:是指从一块石英晶体上按一定方位角切下薄片(简称为晶片),石英晶体谐振器,简称为石英晶体或晶体、晶振;而在封装内部添加 IC 组成振荡电路的晶体元件称为晶体振荡器。其产品一

9、般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的。钟表使用石英晶体振荡器。计算机的计时器通常是一个精密加工过的石英晶体,石英晶体在其张力限度内以一定的频率振荡,这种频率取决于晶体本身如何切割及其受到张力的大小。有两个寄存器与每个石英晶体相关联,一个计数器(counter)和一个保持寄存器(holdingregister ) 。石英晶体的每次振荡使计数器减 1。当计数器减为 0 时,产生一个中断,计数器从保持寄存器中重新装入初始值。这种方法使得对一个计时器进行编程,令其每秒产生 60 次中断(或者以任何其它希望的频率产生中断)成为可能。每次中断称为一个时钟嘀嗒(clocktick) 。哈尔滨工业

10、大学(威海)课程设计实验报告2下图是一个石英晶体振荡器。图 2 石英晶体振荡器3). 数码管显示器液晶显示器按其功能可分为三类,笔段式液晶显示器,字符点阵式液晶显示器和图形点阵式液晶显示器。前两种可以显示数字,字符,符号等。而图形点阵式液晶显示器还可以显示汉子和任意图形,达到图文并茂的鲜果。在本课程设计中,受到试验箱的限制,在这里使用的是基本的数码管显示。当数码管特定的段加上电压后,这些特定的段就会发亮,以形成我们眼睛看到的字样了。如:显示一个“2”字,那么应当是 a 亮 b 亮 g 亮 e 亮 d 亮 f 不亮 c 不亮dp 不亮。LED 数码管有一般亮和超亮等不同之分,也有 0.5 寸、1

11、 寸等不同的尺寸。小尺寸数码管的显示笔画常用一个发光二极管组成,而大尺寸的数码管由二个或多个发光二极管组成,一般情况下,单个发光二极管的管压降为1.8V 左右,电流不超过 30mA。发光二极管的阳极连接到一起连接到电源正极的称为共阳数码管,发光二极管的阴极连接到一起连接到电源负极的称为共阴数码管。常用 LED 数码管显示的数字和字符是0、1、2、3、4、5、6、7、8、9、A、B、C、D、E 、F 。图 3 数码管4). 蜂鸣器常见的器件,蜂鸣器是一种一体化结构的电子讯响器,采用直流电压供电,广泛应用于计算机、打印机、复印机、报警器、 、汽车电子设备、电话机、定时器等电子产品中作发声器件。蜂鸣

12、器主要分为压电式蜂鸣器和电磁式蜂鸣器两种类型。本设计中用来作为闹钟的音响信号。哈尔滨工业大学(威海)课程设计实验报告3下图是 EDA 实验箱上的喇叭器件。 图为蜂鸣器二系统设计 2.1 设计思想 2.1.1 课题背景 当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展,它与传统的电子产品在设计上的显著区别是大量使用大规模可编程逻辑器件,使产品的性能提高,体积缩小,功耗降低,同时广泛运用现代计算机技术,提高产品的自动化程度和竞争力,缩短研发周期,EDA 技术正是为了适应现代电子技术的要求,吸收众多学科最新科技成果而形成的一门新技术。美国 ALTERA 公司的可编程逻辑器件采用全新的结构

13、和先进的技术,加上Quartus 开发环境,使得其具有高性能,开发周期短等特点,十分方便进行电子产品的开发和设计。EDA 技术以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机和大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片的一门新技术。本设计是利用 Verilog HDL 硬件描述语言结合可编程逻辑器件进行的,并通过数码管静态显示走时结果,电子时钟可以由各种技术实现,如单片机等,利用可编程逻辑器件具有其他方式没有的特点,它具有易学、方便、新颖、直观,设计与实验成功率高,理论与实践结合紧密等特点,并且它还具有开放的界面、丰富的设计库、模块化的工具以及 LPM 定制等优良特性,应用方便,因此,本设计采用可编程逻辑器件实现。2.1.2 设计目的 现在是一个知识爆炸的新时代,新产品、新技术层出不穷,电子技术的发展更是日新月异,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 建筑/环境 > 综合/其它

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号