《CHAP3-2(20100407)》由会员分享，可在线阅读，更多相关《CHAP3-2(20100407)（50页珍藏版）》请在金锄头文库上搜索。
1、第二章 集成逻辑门电路,一 门电路的电平标准,*TTL系列(三极管制造)*CMOS系列（场效应管制造）,数电人：逻辑,模电人：电压,1 TTL门电路的电平标准(输入要求),电源电压:VCC=+5V,低电平范围（逻辑“0”）：0+0.4V,高电平范围（逻辑“1”）：2.4+5V,*实际TTL门输出电平 VOLMIN=0.2V,VOHMAX=3.6V=5-2VD*,*实际CMOS门输出电平VOLMIN=0V,VOHMAX=VDD顶天立地,2 CMOS门电路的电平标准(输入要求),电源电压VDD:+1.8V+18V,低电平范围（逻辑“0”）：0+1/3VDD,高电平范围（逻辑“1”）：2/3VDDV
2、DD,二 根据门输出结构，门电路的分类,1 普通门电路,*输出逻辑状态有：逻辑0/逻辑1*,2 集电极开路门(OC)或漏极开路门(OD),*输出逻辑状态有：逻辑0/悬空(高阻)*,使用要点：输出需上拉，防止悬空时输出逻辑状态不定,OC门典型使用,(1)驱动需高电压的负载,(2)电平转换,OC门典型使用,(3)实现线与,*线与上拉电阻的阻值确定,*满足输出高低电平要求*,3 三态门(TS),例，三态非门,(1)分时复用共享总线,(2)I/O管脚配置,三态门典型应用,4 传递模拟电压的传输门(TG),*C=“1” v0=vi,(1)作模拟开关,CMOS传输门典型应用,(2)I/O设置,思考题：,(
3、1)二个普通与非门输出可以连在一起吗？,(2)二个OC门输出可以连在一起吗？,(3)二个TS门输出可以连在一起吗？,(4)分析下列二门电路的区别,三 门电路多余输入脚的处理方法,*多余输入脚原则上都要处理,*多余输出脚一般可以悬空,三 门电路多余输入脚的处理方法,(1)与正常使用管脚并联使用,(2)根据需要接VCC/VDD或GND(相当于固定逻辑1或逻辑0),(3)接一个电阻到地,*TTL接大电阻等效逻辑1，小电阻等效逻辑0*CMOS不管电阻大小，均等效逻辑0,(4)悬空不管(仅TTL门可用，且不建议采用此法),*等效接大电阻到地，等效逻辑1。,四 DIODE构成的与门结构,五 TTL门电路的
4、电路实现,1 TTL与非门的结构,2 74S系列与非门,*输入0/5V/电阻,3 TTL或非门,4 TTL 集电极开路(OC)与非门,六 TTL与非门电路的传输特性与特性参数,(1)高电平VOH 低电平VOL,(2)阀值电压VT,(3)关门电平Voff ,开门电平Von,1 TTL与非门电路的传输特性,(4)低电平噪声容限VNL,高电平噪声容限VNH(针对输入端),(5)实际与非门的电压传输特性,2 TTL与非门电路的负载(电流)特性参数,(1)高电平输出时负载能力的绝对表示,IL=0时,V0=3.6V,IL增加时,V0减少,V0减少至VOHMIN时的负载电流称高电平输出的最大电流IOHMAX
5、,高电平输出电流又称拉电流,(2)高电平输出时负载能力的相对表示,*门高电平输出时能带几个同类门?,与非门高电平输入时输入端的电流:漏电流IIH,高电平相对负载能力:扇出系数NH=IOHMAX/IIH,(3)低电平输出时负载能力的绝对表示,IL=0时,V0=0.3V,IL增加时,V0增加,V0增加至VOHMAX时的负载电流称低电平输出的最大电流IOLMAX,低电平输出电流又称灌电流,(4)低电平输出时负载能力的相对表示,*门低电平输出时能带几个同类门?,与非门低电平输入时输入端的电流:短路电流IIS,低电平相对负载能力:扇出系数NL=IOLMAX/IIS,3 TTL与非门电路的动态特性,*平均
6、传输延迟时间tpd *,七 CMOS门电路结构,*静态功耗极小*,1 CMOS非门,2 CMOS与非门和或非门,3 CMOS漏极开路门OD门,* 使用方法与OC门相同*,4 CMOS传输门,八 CMOS非门电路的传输特性与特性参数,(1)高电平VOH 低电平VOL(顶天立地),(2)阀值电压VT=1/2VDD,(3)关门电平Voff ,开门电平Von,1 CMOS非门传输特性,(4)低电平噪声容限VNL,高电平噪声容限VNH(针对输入端),2 CMOS非门电路的负载(电流)特性参数,(1)高/低电平输出时负载能力的绝对表示(与TTL同),(2)高/低电平输出时负载能力的相对表示,*CMOS门几
7、乎输入端不吸取电流CMOS门高/低电平输入电流受输入C影响,*高电平输入漏电流IIH约0.几微安,*低电平输入漏电流IIS约纳安级,*低电平输入漏电流IIS约纳安级,*扇出系数比TTL大*,3 CMOS非门的动态特性(与TTL电路同),十 其它结构门电路,I2L逻辑门电路,ECL逻辑门电路,十一 不同类型门电路连接,*CMOS与TTL门的互连,(1)高/低电平匹配,(2)负载能力匹配,*相同电源电压下，CMOS门的电平特性优于TTL门,*相同电源电压下，CMOS门的负载特性劣于TTL门,*TTL门和CMOS门的参数比较(VCC=VDD=+5V),4 门电路延迟时间的配合,十二 可编程逻辑阵列,
8、逻辑函数的综合过程,例，用二输入端与非门实现,逻辑函数的综合过程,*任意一个逻辑函数都等于若干与项之和,*设计实现与项的通用与门,*设计实现或项的通用或门,二极管构成的三变量熔丝型可编程与门,通过编程，三变量可编程与门可产生多达64种“与”的逻辑函数,二极管构成的三变量熔丝型可编程或门,三变量可编程或门可产生多达8种“或”的逻辑函数,可编程与门和可编程或门的PLD表示法,硬“连接”-输入项和与门输入线的交叉处用“”表示,编程连接-用“”表示,空-表示没有连接，输入项和与门输入线之间断开,例，如下函数的可编程与阵列和或阵列编程,例2：用可编程“与、或”阵列实现一位二进制全加器,门电路的电平特性,
9、TTL,CMOS,附：门电路小结,门电路的电流或负载特性,(1)低电平输出时的最大灌电流IOHMAX，单位mA（上拉R）,(2)高电平输出时的最大位电流IOHMAX，单位mA,*绝对表示方法,(1)低电平扇出系数，单位个,(2)高电平扇出系数，单位个,*相对表示方法,#输短路电流,#输入漏电流,#电阻输入问题,门电路的动态特性,延迟时间或最高工作频率,TTL门与COMS门的比较（电源电压相同下）,(1)CMOS电平特性更好,(2)TTL电流特性或负载能力更强,(3)CMOS静态功耗很小,特殊门电路,(1)TTL或CMOS集电极门OC,(2)TTL或CMOS三态门TS,(3) CMOS传输门TG,
