嵌入式硬件基础

《嵌入式硬件基础》由会员分享，可在线阅读，更多相关《嵌入式硬件基础（82页珍藏版）》请在金锄头文库上搜索。

1、2,C H A P T E R,嵌入式硬件基础,嵌入式系统,嵌入式系统硬件部分,嵌入式系统软件部分,如人的大脑，决定了硬件的操作模式。通过良好的操作系统以及应用程序，把硬件功能发挥到极至。,如人的手、脚、神经等部位，决定了嵌入式系统的先天功能。如运算能力和I/O接口等。,主要内容,1,3,2,4,基本组成,嵌入式处理器,总线,存储器,嵌入式微处理器 总线 存储器 输入/输出接口和设备,嵌入式系统硬件组成,嵌 入式微处理器指令系统,CISC：复杂指令集（Complex Instruction Set Computer）具有大量的指令和寻址方式，指令长度可变8/2原则：80%的程序只使用20%的指

2、令大多数程序只使用少量的指令就能够运行。,RISC：精简指令集（Reduced Instruction Set Computer)只包含最有用的指令，指令长度固定确保数据通道快速执行每一条指令使CPU硬件结构设计变得更为简单,CISC与RISC的对比,冯诺依曼体系结构,嵌 入式微处理器指令系统,冯诺依曼体系结构,指令寄存器,控制器,算逻单元,输入,输出,中央处理器,存储器,程序,指令0,指令1,指令2,指令3,指令4,数据,数据0,数据1,数据2,哈佛体系结构,指令寄存器,控制器,算逻单元,输入,输出,CPU,程序存储器,指令0,指令1,指令2,数据存储器,数据0,数据1,数据2,地址,指令,

3、地址,数据,Motorola公司DSP56311结构,哈佛结构,总线,嵌入式系统的总线一般集成在嵌入式微处理器中。从微处理器的角度来看，总线可分为片外总线和片内总线。选择总线和选择嵌入式微处理器密切相关，总线的种类随不同的微处理器的结构而不同。,存储器,嵌入式系统的存储器包括cache、主存和外存。大多数嵌入式系统的代码和数据都存储在处理器可直接访问的存储空间即主存中。系统上电后在主存中的代码直接运行。外存是处理器不能直接访问的存储器，用来存放各种信息。,存储器,寄存器,高速缓存SRAM,主存储器SDRAM,本地存储器 Flash、ROM、磁盘,网络存储器 Flash、ROM、磁盘,时钟周期,

4、0,110,10100,20,000,000,分层结构,主要内容,1,3,2,4,基本组成,嵌入式处理器,总线,存储器,嵌入式微处理器的分类,嵌入式微处理器种类繁多，按位数可分为4位、8位、16位、32位和64位。按用途来分，嵌入式微处理器可分为嵌入式DSP和通用的嵌入式微处理器两种： 嵌入式DSP：专用于数字信号处理，采用哈佛结构，程序和数据分开存储，采用一系列措施保证数字信号的处理速度。 通用的嵌入式微处理器：一般是集成了通用微处理器的核、总线、外围接口和设备的SOC芯片，有些还将DSP作为协处理器集成。,嵌入式微处理器的特点,集成度 体系结构 指令集性能 功耗和管理,嵌入式微处理器的集成

5、度,嵌入式微处理器是面向应用的，其片内所包含的组件的数目和种类是由它的市场定位决定的。在最普通的情况下，嵌入式微处理器包括：片内存储器：部分嵌入式微处理器外部存储器的控制器，外设接口(串口，并口)LCD控制器：面向终端类应用的嵌入式微处理器中断控制器，DMA控制器，协处理器定时器，A/D、D/A转换器多媒体加速器：当高级图形功能需要时总线其他标准接口或外设,嵌入式微处理器的集成度,单芯片方式：三星44B0X芯片的内部结构,单芯片方式,嵌入式微处理器的集成度,芯片组方式：两芯片组的手持PC方案,芯片组方式,嵌入式微处理器的体系结构,算术格式（Arithmetic Format） 功能单元（Fun

6、ctional Units） 流水线（Pipeline）通常采用单周期执行指令，可能导致比较长的流水线,流水线技术,流水线(Pipeline)技术：几个指令可以并行执行 提高了CPU的运行效率 内部信息流要求通畅流动,译码,取指,执行add,译码,取指,执行sub,译码,取指,执行cmp,时间,Add,Sub,Cmp,指令流水线以ARM为例,为增加处理器指令流的速度，ARM7 系列使用3级流水线.允许多个操作同时处理，比逐条指令执行要快。 PC指向正被取指的指令，而非正在执行的指令,Fetch,Decode,Execute,从存储器中读取指令,解码指令,寄存器读（从寄存器Bank）移位及ALU

7、操作寄存器写（到寄存器Bank ）,PCPC,PC - 4PC-2,PC - 8PC - 4,ARMThumb,最佳流水线,该例中用6个时钟周期执行了6条指令所有的操作都在寄存器中（单周期执行）指令周期数 (CPI) = 1,操作,周期,1 2 3 45 6,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Decode,Execute,Fetch,Decode,Fetch,Fetch,LDR 流水线举例,LDR R2, R3, #0x

8、0C!该例中，用6周期执行了4条指令指令周期数 (CPI) = 1.5,周期,操作,123456,Fetch,Decode,Execute,Fetch,Decode,Execute,Fetch,Decode,Execute,Data,Writeback,Fetch,Decode,Execute,Fetch,Decode,Fetch,嵌入式微处理器的指令集,为满足应用领域的需要，嵌入式微处理器的指令集一般要针对特定领域的应用进行剪裁和扩充。类似于DSP的数字处理功能:乘加(MAC)操作：它在一个周期中执行了一次乘法运算和一次加法运算。 SIMD类操作：允许使用一条指令进行多个并行数据流的计算。

9、零开销的循环指令：采用硬件方式减少了循环的开销。多媒体加速指令：像素处理、多边形、3D操作等指令。,嵌入式微处理器的性能,低端（低价，低性能） 一般低端嵌入式微处理器的性能最多达到50MIPS，应用在对性能要求不高但对价格和功耗有严格要求的应用系统中。 中档，低功耗 中档的嵌入式微处理器可达到较好的性能（如150MIPS以上），采用增加时钟频率、加深流水深度、增加Cache及一些额外的功能块来提高性能，并保持低功耗。 高端 高端嵌入式微处理器用于高强度计算的应用，使用不同的方法来达到更高的并行度.,嵌入式微处理器的功耗管理,大多数嵌入式系统有功耗的限制（特别是电池供电的系统），它们不支持使用风

10、扇和其他冷却设备。 降低工作电压提供不同的时钟频率关闭暂时不使用的功能块提供功耗管理机制 总线及存储器对其的影响,嵌入式处理器体系结构,按体系结构的不同可分为五大类ARMMIPSPOWER PCSH系列 X86架构(CISC),ARM微处理器,ARM处理器具有RISC体系结构的典型特征，同时具有以下特点:在每条数据处理指令当中，都控制算术逻辑单元ALU和移位器，以使ALU和移位器获得最大的利用率；自动递增和自动递减的寻址模式，以优化程序中的循环；同时Load和Store多条指令，以增加数据吞吐量所有指令都可以条件执行，以增大执行吞吐量； 这些是对基本RISC体系结构的增强，使得ARM处理器可以

11、在高性能、小代码尺寸、低功耗和小芯片面积之间获得好的平衡。,ARM微处理器：编程模型,数据类型 字节型数据（Byte）：数据宽度为8bits 半字数据类型（HalfWord）：数据宽度为16bits，存取式必须以2字节对齐的方式 字数据类型（Word）：数据宽度为32bits，存取式必须以4字节对齐的方式,ARM微处理器：CPU模式,7种CPU模式,ARM微处理器：处理器工作状态,处理器有两种工作状态：ARM：32位，执行字对准的ARM指令Thumb：16位，执行半字对准的Thumb指令ARM和Thumb之间状态的切换不影响处理器的模式或寄存器的内容,ARM微处理器：处理器工作状态,进入Thu

12、mb状态：执行BX指令，并设置操作数寄存器的状态（位0）为1。在Thumb状态进入异常(IRQ, FIQ, UNDEF, ABORT,SWI etc.)，当异常处理返回时自动转换到Thumb状态进入ARM状态：执行BX指令，并设置操作数寄存器的状态（位0）为0。进入异常时，将PC放入异常模式链接寄存器中，从异常向量地址开始执行也可进入ARM状态,ARM微处理器：寄存器,ARM处理器有37个寄存器 31个通用寄存器：程序计数器、堆栈及其他通用寄存器 6个状态寄存器这些寄存器不能同时看到不同的处理器状态和工作模式确定哪些寄存器是对编程者是可见的,ARM微处理器： ARM State寄存器,ARM微

13、处理器: Thumb State寄存器,ARM State 与Thumb State寄存器关系,ARM微处理器：程序状态寄存器,CPSR（当前程序状态寄存器）在所有的模式下都是可以读写的，它主要包含：条件标志中断使能标志当前处理器的模式其它的一些状态和控制标志,ARM微处理器：程序状态寄存器,模式控制位M0-M4,ARM微处理器：异常,ARM CPU将引起异常的类型分为7种,ARM微处理器：异常,异常的优先级,ARM微处理器：内存和I/O,ARM 的寻址空间是线性的地址空间，为232=4G Bytes 0 to 3 存储第一个word, bytes 4 to 7存储第二个字ARM支持大端（Bi

14、g-endian）和小端（Little-endian）的内存数据方式，可以通过硬件的方式设置（没有提供软件的方式）端模式,ARM微处理器：内存和I/O,大端的数据存放格式,ARM微处理器：内存和I/O,小端的数据格式,ARM微处理器：内存和I/O,实例变量A：word A=0xf6 73 4b cd，在内存中的起始地址为0xb3 20 45 00变量B：half word B=218，在内存中的起始地址为0xdd dd dd d0,ARM微处理器：内存和I/O,大端 小端,0xb3204500,0xddddddd0,0xb3204500,0xddddddd0,f6,f6,73,73,4b,4b

15、,cd,cd,da,da,00,00,主要内容,1,3,2,4,基本组成,嵌入式处理器,总线,存储器,总线,总线的主要参数有总线的带宽：又称总线位宽，指的是总线能同时传送数据的位数。总线的位宽：又称总线的数据传送率，是指在一定时间内总线上可传送的数据总量，用每秒最大传送数据量来衡量。总线带宽越宽，传输率越高总线的工作时钟频率：工作频率越高，速度越快。总线的类型按相对于CPU位置划分片外总线、片内总线按功能和信号类型DB、AB、CB,概述,一个微处理器系统可能含有多条总线高速设备可以连到高速总线上。低速设备可以连到低速总线上。桥：总线互联的电路。原因： 数据宽度：高速总线通常提供较宽的数据连接。 成本：高速总线通常采用更昂贵的电路和连接器。 桥允许总线独立操作，这样在I/O操作中可提供某些并行性。,概述,存储器,高速设备,CPU,低速设备,低速设备,桥,高速总线,低速总线,多总线系统,概述,概述,