《计算机组成原理习题答案第六章》由会员分享，可在线阅读，更多相关《计算机组成原理习题答案第六章（19页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理课后答案第六章第 1 页 共 19 页 如何区别存储器和寄存器？ 两者是一回事的说法对吗？解：存储器和寄存器不是一回事。存储器在 CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于 CPU 的一部分，访问寄存器的速度很快。 存储器的主要功能是什么？ 为什么要把存储系统分成若干个不同层次？ 主要有哪些层次？解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储
2、器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为 Cache 主存存储层次（Cache 存储系统） ；主存和辅存间称为主存 辅存存储层次（虚拟存储系统） 。 什么是半导体存储器？ 它有什么特点？解：采用半导体器件制造的存储器，主要有 MOS 型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。 SRAM 记忆单元电路的工作原理是什么？ 它和 DRAM 记忆单元电路相比有何异同点？解：SRAM 记忆单元由 个 MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息
3、将可保留。DRAM 记忆单元可以由 个和单个 MOS管组成，利用栅极电容存储信息，需要定时刷新。 动态 RAM 为什么要刷新？ 一般有几种刷新方式？ 各有什么优缺点？解：DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。常见的刷新方式有集中式、分散式和异步式 种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最
4、大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。 一般存储芯片都设有片选端 CS ，它有什么用途？解：片选线 CS 用来决定该芯片是否被选中。CS ，芯片被选中；CS ，芯片不选中。 DRAM 芯片和 SRAM 芯片通常有何不同？解：主要区别有： DRAM 记忆单元是利用栅极电容存储信息； SRAM 记忆单元利用双稳态触发器来存储信息。 DRAM 集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统；SRAM 的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主存系统。 SRAM 芯片需要有片选端 CS
5、，DRAM 芯片可以不设 CS ，而用行选通信号 RAS 、列选通 CAS 兼作片选信号。 SRAM 芯片的地址线直接与容量相关，而 DRAM 芯片常采用了地址复用技术，以减少地址线的数量。 有哪几种只读存储器？ 它们各自有何特点？解：MROM ：可靠性高，集成度高，形成批量之后价格便宜，但用户对制造厂的依赖性计算机组成原理课后答案第六章第 2 页 共 19 页过大，灵活性差。PROM ：允许用户利用专门的设备（编程器）写入自己的程序，但一旦写入后，其内容将无法改变。写入都是不可逆的，所以只能进行一次性写入。EPROM ：不仅可以由用户利用编程器写入信息，而且可以对其内容进行多次改写。EPRO
6、M 又可分为两种：紫外线擦除（UVEPROM）和电擦除（EEPROM） 。闪速存储器：既可在不加电的情况下长期保存信息，又能在线进行快速擦除与重写，兼备了 EEPROM 和 RAM 的优点。 说明存取周期和存取时间的区别。解：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取周期一定大于存取时间。 一个K 的存储芯片需要多少根地址线、数据输入线和输出线？解：需要 根地址线， 根数据输入和输出线。 某机字长为 位，其存储容量是KB ，按字编址的寻址范围是多少？ 若主存以字节编址，试画出
7、主存字地址和字节地址的分配情况。解：某机字长为 位，其存储容量是 KB ，按字编址的寻址范围是 KW 。若主存以字节编址，每一个存储字包含 个单独编址的存储字节。假设采用大端方案，即字地址等于最高有效字节地址，且字地址总是等于 的整数倍，正好用地址码的最末两位来区分同一个字中的 个字节。 一个容量为K 位的存储器，其地址线和数据线的总和是多少？ 当选用下列不同规格的存储芯片时，各需要多少片？K 位，K 位，K 位，K 位，K 位，K 位。解：地址线 根，数据线 根，共 根。若选用不同规格的存储芯片，则需要：K 位芯片 片，K 位芯片 片，K 位芯片 片，K 位芯片 片，K 位芯片 片，K 位芯
8、片 片。 现有 的存储芯片，若用它组成容量为 K 的存储器。试求：（） 实现该存储器所需的芯片数量？（） 若将这些芯片分装在若干块板上，每块板的容量为K ，该存储器所需的地址线总位数是多少？ 其中几位用于选板？ 几位用于选片？ 几位用作片内地址？解：（） 需 的芯片 片。（） 该存储器所需的地址线总位数是 位，其中 位用于选板， 位用于选片， 位用作片内地址。 已知某机字长 位，现采用半导体存储器作主存，其地址线为 位，若使用K 的 SRAM 芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。（） 若每块模板容量为K ，共需多少块存储模板？（） 画出一个模板内各芯片的连接逻辑图。解：（
9、） 根据题干可知存储器容量为 KB ，故共需 块存储模板。 某半导体存储器容量K ，可选 SRAM 芯片的容量为K ；地址总线 A A （低） ，双向数据总线 D D （低） ，由 RW 线控制读写。请设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。解：存储器的逻辑图与图唱 很相似，区别仅在于地址线的连接上，故省略。计算机组成原理课后答案第六章第 3 页 共 19 页地址分配如下：A A A A A AX X 第一组X X 第二组X X 第三组X X 第四组假设采用部分译码方式，片选逻辑为：CS A ? ACS A ? ACS A ? ACS A ? A 现有如下存储芯片
10、：K 的 ROM 、K 的 RAM 、K 的 ROM 。若用它们组成容量为 KB 的存储器，前KB 为 ROM ，后KB 为RAM ，CPU 的地址总线 位。（） 各种存储芯片分别用多少片？（） 正确选用译码器及门电路，并画出相应的逻辑结构图。（） 指出有无地址重叠现象。解：（） 需要用 K 的 ROM 芯片 片，K 的 RAM 芯片 片。不能使用K 的 ROM 芯片，因为它大于 ROM 应有的空间。（） 各存储芯片的地址分配如下：相应的逻辑结构图如图唱 所示。（） 有地址重叠现象。因为地址线 A 、A 没有参加译码。 用容量为K 的 DRAM 芯片构成KB 的存储器。（） 画出该存储器的结构
11、框图。（） 设存储器的读写周期均为 s ，CPU 在s 内至少要访存一次，试问采用哪种刷新方式比较合理？ 相邻两行之间的刷新间隔是多少？ 对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（） 存_储器的结构框图如图唱 所示。（） 因为要求 CPU 在s 内至少要访存一次，所以不能使用集中刷新方式，分散和异步刷新方式都可以使用，但异步刷新方式比较合理。相邻两行之间的刷新间隔 最大刷新间隔时间 行数 ms s 。取 s ，即进行读或写操作 次之后刷新一行。对全部存储单元刷新一遍所需的实际刷新时间 s s 有一个 位机，采用单总线结构，地址总线 位（A A ） ，数据总线 位（D D ） ，控制
12、总线中与主存有关的信号有 MREQ（低电平有效允许访存）和 RW（高电平为读命令，低电平为写命令） 。主存地址分配如下：从 为系统程序区，由 ROM 芯片组成；从 为用户程序区；最后（最大地址）K 地址空间为系统程序工作区。 （上述地址均用十进制表示，按字节编址。 ）现有如下存储芯片：K 的 ROM ， K 、K 、K 、K 的 SRAM 。请从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并请注意画出片选逻辑及与 CPU 的连接。解：根据 CPU 的地址线、数据线，可确定整个主存空间为K 。系统程序区由ROM 芯片组成；用户程序区和系统程序工作区均由 RAM 芯片组成。共需：K 的
13、 ROM 芯片 片，K 的 SRAM 芯片 片，K 的 SRAM 芯片 片。计算机组成原理课后答案第六章第 4 页 共 19 页主存地址分配如图唱 所示，主存的连接框图如图唱 所示。A A A A A A A KB ROM KB RAM KB RAM KB RAM KB RAM 某半导体存储器容量KB ，其中固化区KB ，可选 EPROM 芯片为K ；可随机读_写区KB ，可选 SRAM 芯片有： K 、K 、K 。地址总线 A A （A 为最低位） ，双向数据总线 D D （D 为最低位） ，R W 控制读写，MREQ 为低电平时允许存储器工作信号。请设计并画出该存储器逻辑图，注明地址分配、片选逻辑、片选信号极性等。解：该存储器的地址分配如下：K EPROM H FFFHK EPROM H FFFH KB ROMK RAM（ 片） H FFFHK RAM（ 片） H FFHK RAM（ 片） H BFFHKB RAM假设采用部分译码方式，片选逻辑为：CS A ? ACS A ? ACS A ? ACS A ? A ? ACS A ? A ? A ? A
