《种新型的CMOS兼容高压晶体管结构》由会员分享，可在线阅读，更多相关《种新型的CMOS兼容高压晶体管结构（9页珍藏版）》请在金锄头文库上搜索。
1、一种新型的CMOS兼容高压晶体管结构摘要：本文主要介绍的是一种基于MOS和双极型晶体管混合设计概念的新型高压晶体管结构绝缘基底晶体管（IBT）。这种器件可以采用标准的CMOS制作流程实现，并能处理高电流密度而不会出现闩锁效应。与LDMOS（横向双扩散金属氧化物半导体场效应管）相比，IBT能实现的电流密度增长速度是其所能实现的5倍。同时，本文还介绍了一种简单技术，通过该技术，IBT不需要损失太多的电流负载能力而获得近乎一个数量级提升的开关速度的。1.引言电信界和显示器领域都需要各种高电压驱动、击穿电压在100V范围内的晶体管。在这些电路中，高压管基本上只处于输出端，而系统的剩余部分则为低压模拟/
2、数字控制电路。为节约成本和占用面积，高压管必须和低压电路图集成在一个芯片上。很多这种单片应用中，高压MOS管以其在驱动电路上的优势，而超越双极型晶体管，被广泛使用。然而，相较于双极型晶体管的相应部位，高压MOS管的缺点是其电流负载能力相对较低。LDMOS正是适用于高压集成电路（HVICs）设备的MOS晶体管的一个典型例子。图1(a)中所示是一种类似于DMOS、采用P阱多晶硅栅极CMOS工艺流程来实现的一种器件的横截面。其源极和沟道区域处于P阱中，而一个位置相对低的掺杂漂移（n-衬底）区域（可抽象成一个阻值为RD的电阻）将n+漏极和沟道分开。该器件的击穿电压由漂移区的浓度和长度所决定。一般来说漂
3、移区域的浓度越低，LDMOS的击穿电压越高。然而，低浓度的漂移区域会带来更高的导通电阻。因此，需要在导通电阻和击穿电压间权衡。图1 器件横截面及其等效电路 (a)LDMOS (b)Lateral IGT最近有人提出一种将MOS管和双极型晶体管联合起来的晶体管结构，这种器件可以获得高电流密度，同时却也有高输入阻抗。我们称这类器件为绝缘栅极晶体管(IGT)1，或者也可以称之为电导调制场效应管(COMFET)2，它凭借漂移区的电导率调节来大幅度降低导通电阻。由很多作者3-7提出和分析过的横向IGT器件在导通电阻方面也有相近的提升。LIGT也是采用标准的CMOS工艺流程制作而成，其横截面如图1(b)所
4、示。其结构几乎与LDMOS相同，除了LDMOS中的n+漏极被p+扩散区所代替。正如其等效电路所示，LIGT可以抽象成一个MOS栅极的SCR(Silicon Controlled Rectifer，可控硅整流器)器件。在正常工作中，n-p-n晶体管关断，其电路简化成一个MOS门控（gated）p-n-p晶体管。但是，如果流过分流电阻RW的电流足够大时，n-p-n将开启，而LIGT将出现闩锁效应，栅极控制将失效。LIGT的另一个缺点是由于其p-n-p基底中过量的载流子只能通过复合来消除，所以其关断时间长于LDMOS。图2 IBT (a)器件横截面 (b)等效电路本文介绍了一种新型的高压功率晶体管，
5、这种器件可轻易地与低压CMOS电路集成在一起。它的提出是基于MOS-双极型晶体管混合设计理念MOS栅极控制双极型晶体管基底电流，因此称之为IBT(insulated base transistor)。IBT可以在高电流密度下工作，且与IGT相比，它不会出现闩锁效应。本文还介绍了一种减少IBT关断时间的简单技术，该技术同时也能提高器件击穿电压而不需损失其太多电流承载能力。由于该器件可通过标准的CMOS工艺流程实现，故高密度模拟/数字电路和高压驱动能集成在同一块芯片上。2.IBT结构和工作状态IBT的横截面如图2(a)所示。该器件采用了和LDMOS类似的结构，除了p阱中加入了一个n+扩散层。该扩散
6、层构成了一个垂直方向上n-p-n双极型晶体管的发射极。而p阱和n-衬底相应构成了晶体管的基极和集电极。IBT的电路模型如图2(b)所示，其中RD为漂移区电阻。晶体管正常工作下，集电极C端电压高于发射极E端，且器件电流有栅极G端电压所控制。必须同时保证MOS管和双极型晶体管同时开启，才能使IBT导通。至于MOS管，其栅极-源极电压必须高于其阀值电压VTM；至于n-p-n管，其基极-发射极结必须正向偏置。因此，可得到IBT有效导通电压： VT=VTM+ VBE(on) (1)其中VBE(on)为n-p-n基极-发射极结导通电压。图3 IBT显微照片当栅极发射极电压VGE高于VT，MOS管开始导通。
7、流经其电流形成双极性晶体管的基极电流，而此基极电流被双极型晶体管放大，故可得到所产生的集电极电流IC： IC=(+1)IMOS (2)其中IMOS为在给定栅电压下流经MOS管电压，为n-p-n管发射极正常电流放大倍数。因此，假设VGEVBE(on)，流经IBT的电流为流经相近LDMOS电流的(+1)倍3.实验结果为比较各种器件的特性，我们同样采用5m级模拟/数字CMOS工艺流程来制作LDMOS、LIGT和IBT。在此工艺流程中，器件均在一个5cm的n型衬底上实现。低压n沟道晶体管则是通过注入p阱来实现。器件间采用1m厚的LOCOS场氧化层来隔离。该工艺采用厚度为850栅极氧化层和n+多晶硅栅极
8、。n沟道和p沟道晶体管的阈值电压均为1V。由于实现高压器件不需要对工艺流程作任何改变，故而低压CMOS器件的性能不受影响。这三种器件均采用统一的沟道长度、沟道宽度和漂流区。图3所示为IBT显微照片，可知该器件采用了一种闭环集电极结构。为避免MOS管过早击穿，沟道长度为15m。其有效沟道宽度为750m。漂流区长度（场氧化层下n-衬底长度）为24m。由于IBT有额外的n+扩散区，故其占用面积比LDMOS多将近30%。因为LDMOS和LIGT采用了相同的p阱，所以它们的阈值电压和低压n沟道晶体管相同（1V）。而IBT的导通电压为1.5V。图4所示为IBT的I-V特性曲线。曲线显示，从原点有一个偏移量
9、有双极型基极-发射极结正向偏置所必需，且在所有MOS-双极型混合器件里均会出现。图4 IBT器件的I-V特性曲线栅极偏置电压为5V时，此3种器件的正向导通特性曲线如图5所示。电流密度等于流经每个器件的电流除以器件有效面积4。当正向电压超过0.7V时，IBT处理电流能力优于LDMOS。事实上，正向电压为10V时，IBT的电流密度增长速度为LDMOS的5倍。阳极电流低的时候，LIGT的正向导通特性曲线与IBT相近。然而，阳极电流密度高于4A/cm2（此时，电流为2.9mA），LIGT出现闩锁效应。此时，相较于LIGT，IBT和LDMOS均无此现象。LIGT闩锁电流如此低主要是因为此工艺中p阱的高薄
10、层电阻。由于大部分的CMOS工艺中高电阻率阱普遍存在，故而LIGT在基于CMOS的HVICs中并没有什么竞争力。IBT和LIGT的击穿电压均受双极型晶体管的公共发射极击穿电压（BVCEO）所限。因此，它们的期望击穿电压比LDMOS管低。这种情况下，若LDMOS在190V电压下击穿，则LIGT击穿电压为80V而IBT击穿电压为70V。图5 IBT、LDMOS和LIGT的正向导通特性曲线图6 IBT瞬态响应（2s/div(水平方向)）。曲线(a)为栅极输入(5V/div(垂直方向)。曲线(b)为IBT集电极电流(20 mA/div(垂直方向)。曲线(c)为增强型IBT集电极电流(20mA/div(
11、垂直方向)我们在脉冲栅极电压工作情况下研究IBT的开关特性曲线。图6(b)所示为方波栅极电压脉冲下器件的输出电流波形。尽管IBT的导通时间相对短(大约200ns)，但其关断时间（与LIGT相同）会很长。此时，收尾电流90%降至10%所需的关断时间为2.2s。相对而言，LDMOS的导通时间和关断时间均为180 ns。IBT的关断瞬态有2个阶段。第一阶段是初始快速下降，接着缓慢的指数下降。IGT中也有类似的现象，Kuo等人对此作过分析8。MOS电流的关断导致了快速下降。MOS沟道消失以后，n-p-n管开始经历基极开路的关断过随着基极过量载流子因复合而减少，集电极电流随时间呈指数下降。载流子复合时间
12、受电子辐照控制，或者重金属掺杂可以减少下降（收尾）时间。然而这些技术不能在IBT上使用，因为这样会对集成在同一块芯片上的低压管造成不可逆的破坏。4.一种改良的IBT结构一种改善IBT关断时间的简单技术可以轻易实现。它不需要额外的工艺步骤，且能减少存在于双极型晶体管基极的有效载流子寿命(MOS管关断时)。如图7所示，这种技术是通过在双极型晶体管的基极和发射极间接一个分流电阻R来实现的。由于IBT中的双极型晶体管基极易于修改，且也是一个低压节点，因此图7(b)中所示的p阱电阻可以用于此处。因需要R的阻值相对小，所以可以在IBT毗邻处实现该电阻而不需新增太多的器件面积。例如，一个500的电阻占用面积
13、不到IBT有效面积的1%。图7 改进IBT结构 (a)等效电路图 (b)器件横截面该技术的一个缺点是由于分流电阻R降低了综合电阻（包括双极性晶体管电阻和分流电阻）的有效电流增益。，所以该技术会降低整个器件的电流负载能力9。因此，器件的高速工作能力是以削减电流密度为代价获得的。没有此电阻时，IBT电流如式(2)所示。加上电阻R后，总电流为：IC=(+1)IMOS-VBE/R (3)其中VBE为n-p-n管的基极-发射极电压。可以通过图8中所示的等效电路图来分析此时IBT的关断电流。此电路图将双极性晶体管的基极-发射极结等效成一个电阻-电容并联的结构可用来模拟关断过程中基极区充电过程。其描述VBE
14、和基极电流IB关系的微分方程为： (4)其中和分别为n-p-n管的输入电阻和基极充电能力。但是和均为VBE的函数，为简化后续分析，我们假设他们均为常量。令基极电荷QB=CVBE，=C(R|R)，则(4)可写成： (5)当MOS管关断时，IB=0，QB(t)可由(5)式得到： (6)其中假设为常量，QB(0)为刚开始初始快速下降时基极电荷。R的作用是减小时间常量，从而使基极区更快放电。令RC=B（B为基极渡越时间），对于R=情况，Kuo等人把上述基极电荷QB(t)作出了简化8。时间常数可以表示成：(R)= (7)器件的总电流IC可以表示成IC(t)= (8)其中IC(0)为刚开始初始快速下降时集电极电荷。联合(7)(8)两式，收尾电流90%图8 用于模拟IBT关断过程的电路图降至10%所需时间tf可以写成tf=2.2 (9)图9 集电极电流变化量和关断时间关于分流电阻R的函数引入R来减少关断时间的理念曾用于理想的IBT上。图9所示为集电极电流百分比变化和关断时间关于R的函数曲线。可以发现器件电流和关断时间与式(3)和(9)所预测的一样。本技术对关断时间的改进相当大；例如，R=500时，收尾时间减少了近乎一个数量级，其代价仅仅为减少8%的器件电流。图6(c)所示为分流电阻为500时改良IBT的瞬态响应。此时，关断时间从2.2s减少到300ns，而导通时间几乎没变。分流电阻引入
