《2009南京信息工程大学《计算机组成原理》试卷A》由会员分享，可在线阅读，更多相关《2009南京信息工程大学《计算机组成原理》试卷A（6页珍藏版）》请在金锄头文库上搜索。
1、南京信息工程大学试卷20092010学年 第 1 学期 计算机组成原理 课程试卷( A 卷) 本试卷共 页；考试时间 分钟；任课教师 ； 出卷时间2009年12月 学院 专业 年级 班 学号 姓名 得分 一、填空题（每小题1分，共20分）1. 在由n台计算机构成的并行计算机中，其运行程序的加速比一般都小于n，其主要原因是_ A_和_ B_。程序中有不能并行的串行部分 存在通信开销2. 在计算机系统当中，根据应用条件和硬件资源的不同，数据传输方式可以采用 A_传送、 B _传送和 C_传送三种方式。并行 串行 分时3. 完成浮点加法或减法时，需要进行对阶、求和、规格化和舍入等步骤，在对阶时，使A
2、 阶向B 阶看齐，使小阶的尾数向C移位，每D移一位，其阶码加1，直到两数的阶码相等为止。 小 大 右 右 4. 在多级存储体系中,Cache存储器的主要功能是_A_，虚拟存储器的主要功能是_B_。 匹配CPU和主存之间的速度 匹配主存和辅存之间的速度5. 双端口存储器和多模块交叉存储器都属于 A_存储器结构。但是前者采用 B_技术，而后者采用 C_技术。并行 空间并行 时间并行 6. 相联存储器不是按地址而是按_ A_访问的存储器，其在cache中存放_ B_在虚拟存储器中存放_ C_。 内容 行地址表 段表，页表，快表 7. 常用的地址映象方法有 A 、 B 、组相联映象三种。 全相联 直接
3、相联8. 总线的通讯方式有A和同步两种 。 异步二、选择题（每小题2分，共20分）1. 计算机中使用总线结构便于增减外设，同时。 C. 减少了信息传输量. 提高了信息传输速度. 减少了信息传输线的条数. 三者均正确2. 总线结构的主要优点是便于实现系统的模块化，其缺点是。 C. 传输的地址和控制信息不能同时出现. 传输的地址和数据信息不能同时出现. 不能同时具有两个总线主设备. 不能同时使用多于两个总线设备3. 指令周期是。 D. CPU从主存取出一条指令的时间. CPU执行一条指令的时间. 时钟周期时间. CPU从主存取出一条指令并执行这条指令的时间 4. 组合逻辑控制器和微程序控制器的主要
4、区别在于：。 D. ALU结构不同. 数据通路不同. CPU寄存器组织不同. 微操作信号发生器的构成方法不同5 在微程序控制器中，机器指令与微指令的关系是。 B. 每条机器指令由一条微指令来执行. 每条机器指令由一段微程序来解释执行. 一段机器指令组成的程序可由一条微指令来执行. 一条微指令由若干条机器指令组成6. 在指令格式中，采用扩展操作码设计方案的目的是。 CA. 减少指令字长度B. 增加指令字长度C. 保持指令字长度不变而增加指令操作的数量D. 保持指令字长度不变而增加寻址空间7. 指令系统中采用不同寻址方式的目的主要是 。 BA. 实现存储程序的程序控制B. 缩短指令长度，扩大寻址空
5、间，提高编程灵活性C. 可以直接访问外存D. 提供扩展操作码的可能并降低指令译码难度8. 微程序控制器中，“存储逻辑”是指将控制逻辑存储在中。 AA. ROMB. RAMC. PLAD. Cache9. 某浮点机，采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用原码表示。下列哪个数的表示不是规格化浮点数。 BA. 阶码：尾数：1.100000B. 阶码：尾数：1.011101C. 阶码：尾数：0.111101D. 阶码：尾数：0.10001010. 最早提出“存储程序”概念的是：。 BABabbageBVNeumannCPascalDBell三、计算题（每小题10分，共20分）
6、 （1）按步骤写出的海明码（无步骤不得分）K=8 r=4位号 : 1 2 3 4 5 6 7 8 9 10 11 12Pi占位 : p1 p2 b1 p3 b2 b3 b4 p4 b5 b6 b7 b8 p1: b1 b2 b4 b5 b7 p2: b1 b3 b4 b6 b7 p3: b2 b3 b4 b8p4: b5 b6 b7 b8p1=b1b2b4b5b7=0 为异或p1=b1b3b4b6b7=0 p1=b2b3b4b8=1 p1=b4b5b6b7b8=1 所以 海明码为: 1G1=p1 b1b2b4b5b7=0G2=p2 b1b3b4b6b7=0G3=p3 b2b3b4b8=0G4=
7、p4 b4b5b6b7b8=0所以G1G2G3G4=0000经过检验无错（2）x= -0.1101，y=0.1011，用补码一位乘法求xy补=？解 x补=11.0011，-x补=00.1101 (用双符号表示) y补=0.1011 (用单符号表示) 部分积 乘数 ynyn+1 说 明00.0000 0.10110 +00.1101 ynyn+1=10，加-x补00.110100.01101 0.1011 右移一位得P100. 0.101 ynyn+1=11，右移一位得 P2 +11.0011 ynyn+1=01，加x补 11.11. 0.10 右移一位得P3 +00.1101 ynyn+1=1
8、0，加-x补00.00. 0.1 右移一位得P4 +11.0011 ynyn+1=01，加x补 11. 最后一步不移位即 xy补=1.四、综合题（每小题8分，共40分） 1、请画出三总线结构 2、某假想机主要部件如图1所示。其中：M主存储器 MBR主存数据寄存器IR指令寄存器， MAR主存地址寄存器PC一程序计数器 R0- R3通用寄存器C，D暂存器要求根据此数据通路图，画出加法指令“ADD(R1)，(R2)+”的执行流程图。该指令的含义是进行求和操作，源操作数地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间址方式(先取地址后加1)。图1 数据通路图3、某16位机器所使用的指令格式和寻址
9、方式如下所示，该机有2个20位基址寄存器，4个16位变址寄存器，16个16位通用寄存器，指令汇编格式中的S(源)，D(目标)都是通用寄存器，m是主存的一个单元，三种指令的操作码分别是MOV(OP) =（A）H，STA(OP)=(1B)H, LDA(OP)=(3C)H, MOV是传送指令，STA为写数指令，LDA为读数指令。 15 10 9 8 7 4 3 0 OP 目标 源 MOV S,D 15 10 9 8 7 4 3 0OP 基址 源 变址 STA S,M 位 移 量15 10 9 8 7 4 3 0 OP 目标 LDA S,M 20位地址（1）第一种指令是单字长二地址指令，RR型；第二种
10、指令是双字长二地址指 令RS型，其中S采用基址寻址或变址寻址，R由源寄存器决定；第三种也是双字二地址指令，RS型，其中R由目标寄存器决定，S由20位地址（直接寻址）决定。 （2）处理器完成第一种指令所花的时间最短，因为是RR型指令，不需要访问存储器。第二种指令所花的时间最长，因为是RS型指令，需要访问存储器，同时要进行寻址方式的变换运算（基址或变址），这也要时间。第二种指令的执行时间不会等于第三种指令，因为第三种指令虽也访问存储器，但节省了求有效地址运算的时间开销。4、据微程序控制器组成图简述工作过程图3 微程序控制器组成原理框图工作过程1 取机器指令 CM -取指微指令- UIR -微指令字
11、段- 译码器 微命令- 主存 -机器指令 IR 2 转微程序入口 IR -操作码- 微地址形成电路 -微程序入口- UAR -CM -首条微指令- UIR3 执行首条微指令: UIR -微命令字段- 译码器 -微命令- 操作部件4取后续微指令 : 微地址字段 现行微地址 - 微地址形成电路-后续微地址-UAR-运行状态 CM -后续微指令- UIR红色字体为箭头上的字5、有一个16K16位的存储器，由1K4位的动态RAM芯片构成（芯片内是6464结构），问：（1） 总共需要多少RAM芯片？（2） 存储体的组成框图。（3） 采用异步方式，如单元刷新间隔不超过2 ms，则刷新信号周期是多少？（4） 如采用集中式刷新方式，存储器刷新一遍最少用多少读/写周期？ （1）芯片1K4位，片内地址线10位（A9-A0 ），数据线4位。芯片总数为：（16K16）/（1K4）=16464片 （2）存储器容量为16K，故地址线总数为14位（A13A0），其中A13A12A11A10通过 4：16译码器产生片选信号CS0CS15 。 （3）刷新信号周期为：2ms/64=31.3us。 （4）若用集中式刷新，则刷新一遍用64个读/写周期。
