《第五章存储器系统ppt课件》由会员分享，可在线阅读，更多相关《第五章存储器系统ppt课件（100页珍藏版）》请在金锄头文库上搜索。
1、1,微型计算机原理与接口技术,Principles of Microcomputers and Interface Techniques,内蒙古大学理工学院自动化系,2,第五章 存储器系统,5.1 概述 5.2 随机存取存储器 5.3 只读存储器 5.4 译码电路 5.5 存储器扩展技术 5.6 8086系统存储器的连接 5.7 8086的16位存储器的接口 5.8 高速缓存（cache）,3,主要内容,存储器的分类及特点 存储器芯片的结构及特点 存储器的工作原理 CPU与存储器的连接 高速缓存的工作原理 8086与16位存储器系统的接口,4,重点内容 了解存储器分类：RAM、ROM、 高速缓
2、存等特点 了解存储器芯片结构特点 掌握存储器地址译码 了解微机系统存储器结构 掌握CPU与存储器连接 了解存储器新技术,5,5.1 概述,内容： 微型机的存储系统 半导体存储器的基本概念 存储器的分类及其特点 两类半导体存储器的主要区别,CPU,CACHE,主存（内存）,辅存（外存）,6,5.1.1 微型机的存储系统,将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法组织起来 这样就构成了计算机的存储系统。 系统的存储速度接近最快的存储器，容量接近最大的存储器。,7,Cache存储系统 提高速度 虚拟存储系统 扩大容量,高速缓冲存储器 主存储器,主存储器 磁盘存储
3、器,8,存储器分为内存、外存,内存：存放当前运行的程序和数据。 特点：容量小，速度快，CPU可直接访问。 通常由半导体存储器构成 RAM、ROM等 外存：存放非当前使用的程序和数据。 特点：容量大，速度慢，顺序存取/块存取。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘,9,5.1.2 半导体存储器的分类,按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失,10,半导体 存储器,只读存储器
4、（ROM）,随机存取存储器 （RAM）,静态RAM（SRAM） 动态RAM（DRAM） 非易失RAM（NVRAM）,掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM）,11,读写存储器RAM,12,SDRAM,SDRAM是英文Synchronous DRAM的缩写， 同步动态存储器 。 SDRAM内存技术 它在1个CPU时钟周期内可完成数据的访问和刷新，即可与CPU的时钟同步工作。SDRAM的工作频率目前最大可达150MHz，存取时间约为510ns，最大数据率为150MB/s，是当前微机中流行的标准内存类型。它类似常规的DRA
5、M（且需刷新）。 SDRAM是一种经改善后的增强型DRAM。,13,DDR,DDR ( Double Data Rate)是 PC133 之后的新标准，双倍的数据输出量，效能是 PC133 的二倍。DDR 利用Clock 的上升沿、下降沿均输出数据，PC100PC133 只在上升沿输出数据，PC100PC133 的 SDRAM 也称为 SDR (Singal Data Rate)。 DDR DIMMs与SDRAM DIMMs的物理元数相同，线数不同，DDR（184pins），SDRAM（168pins），DDR内存不向后兼容SDRAM。,14,DDR 内存模块分为DDR1600、DDR2100
6、两种: DDR1600 (又称PC1600DDR200) 是指符合DDR1600标准的内存在100MHZ频率下运行可以得到200MHZ总线的频宽。该标准的内存只有64Bit，对于目前的PC系统而言，其传输速度最大能达到1600MBS的频宽。DDR2100 (又称PC2100DDR266) 是指在符合DDR2100准的内存在133MHZ频率下运行可以到266MHZ总线的频宽，其传输速度最大能达到2100MBS的频宽。 DDR 内存模块分为DDR4000 ：DDR4000 (又称PC4000DDR500) 是指在符合DDR4000标准的内存在250MHZ频率下运行可以到500MHZ总线的频宽，其传
7、输速度最大能达到4000MBS的频宽。,15,只读存储器ROM,掩膜ROM：信息制作在芯片中，不可更改 PROM：允许编程一次，不可更改 EPROM：紫外光擦除，擦除后可编程；允许用户多次擦除和编程 EEPROM（E2PROM）：用加电方法在线进行擦除和编程，可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，只能按块（Block）擦除,16,5.1.3 半导体存储器芯片的结构,存储体 存储器芯片的主要部分，用来存储信息 地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑 选中存储芯片，控制读写操作,17,1、存储体,每个存储单元具有唯一的
8、地址，可存储1位 或多位二进制数 存储容量 存储容量2MN M： 地址线条数 N： 数据线条数,18,2、地址译码结构,译码器,A5 A4 A3 A2 A1 A0,63,0,1,存储单元,64个单元,行译码,A2 A1 A0,7,1,0,列译码,A3A4A5,0,1,7,单译码,双译码,单译码结构 双译码结构 双译码可简化芯片设计 主要采用的译码结构,19,3、片选与读写控制,片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线,20,1、容量
9、： 即存储容量=字数字长。 内存容量64K8位，存储容量为640K8或1M8位。32位微机内存储容量为8M，16M，32M，64M以及128M字节即8M8，16M8，32M8，64M8，128M8等。 2、存取时间：从存取命令发出到操作完成所经历的时 间。 存取周期：指两次存储器访问所允许的最小时间间隔。 8086 - 120 ns 80386 - 70 ns 奔腾 - 60 ns MMX,PII - 10 60 ns,5.1.4 半导体存储器的主要技术指标,21,3、可靠性：指存储器对电磁场及温度等变化的抗干扰性。 平均无故障时间为几千小时以上。 4、 制作工艺：决定了存取速度、功耗、集成度
10、等指标。 集成度：位片 功耗：mW/位（NMOS工艺） 或 uW/位（CMOS工艺）,22,5.2 随机存取存储器,静态RAM SRAM 2114 SRAM 6264,动态RAM DRAM 4116 DRAM 2164,23,5.2.1 静态存储器SRAM,特点： 用双稳态触发器存储信息。 速度快（5ns），不需刷新，外围电路比较简单，但集成度低（存储容量小，约1Mbit/片），功耗大。 在PC机中，SRAM被广泛地用作高速缓冲存储器Cache。 对容量为M*N的SRAM芯片，其地址线数=2M；数据线数=N。反之，若SRAM芯片的地址线数为K，则可以推断其单元数为2K个。,24,六管基本存储电
11、路,25,静态RAM的结构,26,SRAM芯片2114,存储容量为10244 地址线A9A0 数据线I/O4I/O1 片选CS* 读写WE*,A6 A5 A4 A3 A0 A1 A2 CS* GND,27,2114功能,28,SRAM 2114的读周期,TA读取时间 从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上 TRC读取周期 两次读取存储器所允许的最小时间间隔 有效地址维持的时间,29,SRAM 2114的写周期,TW写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 TWC写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间,30,SRAM芯
12、片6264,存储容量为8K8 地址线A12A0 数据线D7D0 片选CS1*、CS2 读写WE*、OE*,+5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3,NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND,1 2 3 4 5 6 7 8 9 10 11 12 13 14,28 27 26 25 24 23 22 21 20 19 18 17 16 15,31,6264功能,32,5.2.2 动态随机存储器DRAM,特点： DRAM是利用MOS电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时
13、充电以维持存储内容不变（称为动态刷新），DRAM需要设置刷新电路，相应外围电路就较为复杂。 刷新定时间隔一般为几微秒几毫秒 集成度高（存储容量大，可达1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。 应用非常广泛，如微机中的内存条（主存）、显卡上的显示存储器大多都采用DRAM 。,33,单管动态RAM存储电路 也可以简化成和SRAM相同的基本形式（存储单元的基本型）。,34,DRAM芯片4116,存储容量为16K1 地址线A6A0 数据输入线DIN 数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*,VBB DIN WE* RAS* A0 A2 A1
14、VDD,VSS CAS* DOUT A6 A3 A4 A5 VCC,1 2 3 4 5 6 7 8,16 15 14 13 12 11 10 9,35,TRAH,DRAM 4116的读周期,DOUT,地址,TCAC,TRAC,TCAH,TASC,TASR,TCAS,TRCD,TRAS,TRC,行地址,列地址,WE,CAS,RAS,存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号 读写信号WE*读有效 数据从DOUT引脚输出,36,DRAM 4116的写周期,TWCS,TDS,列地址,行地址,地址,TDH,T
15、WR,TCAH,TASC,TASR,TRAH,TCAS,TRCD,TRC,TRAS,DIN,存储地址需要分两批传送 行地址选通信号RAS*有效，开始传送行地址 随后，列地址选通信号CAS*有效，传送列地址 读写信号WE*写有效 数据从DIN引脚进入存储单元,37,DRAM 4116的刷新,采用“仅行地址有效”方法刷新 行地址选通RAS*有效，传送行地址 列地址选通CAS*无效，没有列地址 芯片内部实现一行存储单元的刷新 没有数据从输入输出 存储系统中所有芯片同时进行刷新 DRAM必须每隔固定时间就刷新,38,DRAM芯片2164,存储容量为64K1 地址线A7A0 数据输入线DIN 数据输出线DOUT 行地址选通RAS* 列地址选通CAS* 读写控制WE*,NC DIN WE* RAS* A0 A2 A1 GND,VSS CAS* DOUT A6 A3 A4 A5 A7,1 2 3 4 5 6 7 8,16 15 14 13 12 11 10 9,39,DRAM芯片2164A,2164A：64K1 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址线； 地址线的数量仅 为同等容量SRAM 芯片的一半。,行地址,40,主要引线,RAS：行地址选通信号，用于锁存行地址； CAS：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们
