《可校时的数字钟（2020年10月整理）.pptx》由会员分享，可在线阅读，更多相关《可校时的数字钟（2020年10月整理）.pptx（6页珍藏版）》请在金锄头文库上搜索。
1、,一、 设计题目 多功能数字电子钟 二、 设计目的 1、掌握数字电路中计数、分频、译码、显示及时钟脉冲振荡器等组合逻辑电路与 时序逻辑电路的综合应用。 2、掌握多功能数字钟电路设计方法、装调技术及数字钟的扩展应用。 三、 设计内容及要求 1、 基本要求 准确计时，以数字形式显示时、分、秒的时间； 小时以 24 进制，分和秒都为 60 进制； 具有校时电路 2、 设计数字钟的整体电路并画出电路图 3、 组装、调试单元电路及整体电路 四、 设计过程 1、 查阅资料，以了解数字钟电路的基本原理并画出原理框图 数字钟电路系统主要由振荡器、分频器、计时电路、译码显示电路与校时电路五大部分 组成，其中计时
2、电路即为时间的计时，校时电路主要是在时间不准确时调节时间到准确的时 间点上。因此，可将电路系统分为以下的模块（图 1）。,显示器,显示器显示器,译码驱动,译码驱动,译码驱动,24 进制计数器,60 进制计数器,60 进制计数器,校时电路,校时电路,振荡器,分频器,分频器,图 1 数字电子钟原理 由以上的模块图可知，本电路主要由振荡器和分频器产生 1HZ（即 1 秒）的秒脉冲，用 秒脉冲驱动计数器开始计时。因为每分钟 60 秒，每小时 60 分钟，所以应该有 24 进制的“时 计数器”、60 进制的“分计数器”、60 进制的“秒计数器”。当“秒计数器”计数到 59 后， 下一个脉冲一到“分计数器
3、”就进 1，“分计数器”计数到 59 后，再来一个脉冲“时计数器” 就进 1。秒计数器的输出经译码、显示时钟秒。分计数器的输出经译码、显示时钟分。时计,1/ 6,数器的输出经译码、显示时钟时。因每天有 24 小时，当计数到 23:59：59 时，再来一个脉 冲后，就显示 00:00:00。 60 进制计数器 其中，“秒”和“分”的计数器都是 60 进制计数器，由一级十进制计数器和一级六进制 计数器级联组成。十进制计数器的复位方法我们平常已经熟悉了（即用 74LS90 组成：其中 R0(1)=R0(2)=R1(1)=R1(2)=0），6 进制计数器的复位方法是：当 CP 输入端输入第六个脉冲时，
4、 它的四个触发器输出的状态为“0110”，这时 QbQc 均为高电平“1”。将它们相“与”（用两 级“与非”门，保证复位信号为高电平）后，送到计数器的清除端 Cr，使计数器复“0”， 从而实现 60 进制计数。原理图见图 2。,反 相 器,与 非 门,脉冲,图 260 进制计数器 24 进制计数器 24 进制计数器由两级十进制计数器级联、“与非门”和“非门”共同组成。原理为：当 “时”计数器个位输入端CP 脉冲到来第十个触发脉冲时，“时”的个位计数器复“0”，并 向“时”的十位进位，在第 24 个触发脉冲到来时，“时”的个位计数器的四级触发器状态为 “0100”，而“时”的十位计数器的状态为“
5、0010”，这时“时”的个位计数器的 Qc 和“时” 的十位计数器的 Qb 输出为“1”，把它们相“与”经两级反相器反相后，送到“时”计数器 的清除端 Cr，使计数器复“0”。使计数器复“0”。从而实现了 24 进制计数。原理图见图 3。,Qb,Qc Cr,cp,Q Cr,cp,Qc Cr,反 相 器,与 非 门,Qb Cr,脉冲,2/ 6,图 324 进制计数器 2、 设计数字钟电路系统的各个单元电路,1)振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程 度，故本实验中选用石英晶体振荡器来构成振荡器电路。一般来说，振荡器的频率越高， 计时精度越高，但耗电量增
6、大。本振荡器采用 CD4060，CD4060 内部有一个振荡器和214 的分频器，晶体振荡器采用 32768HZ，经分频后从 CD4060 的 3 脚输出频率为 2HZ 的信 号，再经 74LS74 组成的 2 分频器，输出 1HZ 的时钟秒脉冲。电路见图 4。,图 4振荡器及分频器 分频器 分频器的功能：产生标准秒脉冲信号。利用 74LS74 能再次进行二分频，将 2HZ 分为 1HZ， 送进电子钟电路。如图 4 所见。 时分秒计数器 计数器采用 74LS90（如图 5）来组成，根据前面所述的 60 进制、24 进制计数器的构造 原理，可以构成时分秒计数器。 74LS90：R01 和 R02
7、 是清零端，当R01=R02=1 时，计数器清零；R91 和R92 是置 9 端， 当 R91=R92=1 时，计数器置 9.,图 574LS90,3/ 6,译码显示电路 采用 74LS47 驱动数码显示管进行当前时间的显示。 校时电路 当数字电子钟接通电源或者计时出现误差时，均需要校正时间，校时电路是数字钟的基 本功能。对校时电路的基本要求：在进行小时校正时不影响分和秒的正常计数，同理， 在进行分校时时不影响秒的正常计数。校正时间的方式有“快校时”和“慢校时”两种， 其中“快校时”是通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉 冲进行计数，当计到需要校正的时间时，再使计数器转
8、入正常计数。“慢校时”是用单 脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则 计数器加 1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校 时方式的电路基本相同，不同的是校时脉冲的产生与控制方式有所区别。校时电路如图 6 所示。,图 6校时电路,4/ 6,图 6 中是由与非门构成的组合逻辑电路，开关 S1 或 S2 为“0”或“1”时，可能会产生 抖动，必要时还应将其改为抖动开关电路。 校时开关的功能表（见表 1）,上图为时钟的每个时刻（12：57） 本电路还可以实现校时，即按动校时开关来进行校时，如：校时到 12：,表 1校时开关功能表 3、
9、连接整个系统并上机仿真 在 MULTISIM 软件上，将整个电路连接完整，并仿真。 4、 组装电路并调试出结果 在面包板上搭建电路，并进行调试。 注：因考虑到面包板上的面积有限，故在搭建电路时只是搭建了时与分的部分；另外， 因为一分钟 60 秒，速度很慢，不易于观察。故将分看成秒，时看成分。所以，在搭建过程 中涉及到 24 进制和 60 进制。 五、 搭建电路所需的器材统计 七段显示管 4 个，驱动管 74LS47 四个，74LS90 四个，74LS08（与门）一个，74LS00（与非 门）2 个，CD4060 一个，74LS74（二分频）一个，100 欧电阻四个，1 兆电阻 1 个，1K 电
10、阻 一个，3.3K 电阻 2 个，LED 灯一支，56PF 电容两个，32768HZ 晶体振荡器一个。 六、 实物搭建显示结果,5/ 6,七、 调试过程中的问题查找及更正 本次电路搭建过程中，并不是像想象中那么一帆风顺。在电路搭建完成通电检验时发现了两 个问题： 1、时计数器能够计数到三十几，这显然与设计不符。这说明当时计数器计数到 23 时，只要脉冲再来，该计数器并不清零，即计数器没有达到 24 进制的要求。 把焦点集中在时计数器的连接上，发现电路搭建时有一条线错了，重新改接 后，再通电发现这个问题已经解决。 2、分计数器不能进位：于是就重点检查分计数器，第一次并没有发现任何错误。 所以，我
11、再次分析电路原理，还是没有发现错误。到这个时候，我已经是筋 疲力尽了，也没有办法再排错了。所以，我选择休息一会儿，在开始检查电 路连接。果然，还真的是电路搭建出现了问题。因为，本次实验中用到了一 片 74LS08，它是四个与门组成的一个芯片。在搭建电路的过程中我只用第三 四个与门，并没有用到其余两个与门，但是我在连接校时电路的分进位脉冲 时，却用第一二个与门。故分计数器不能照常进位。 八、 实验总结 1、 在搭建电路中一定要细心，切不可心急。当遇到只用某一芯片的其中一些门时， 一定要小心，不要一会儿使用这个门，一会儿使用那个门。在具体的电路中， 应该要弄清楚到底需要几个门。 2、 电路的搭建要清楚，连线应尽量避免混乱。 3、 本次实验加深了我对计数器使用的熟悉，加深了我对振荡器和分频器的了解及 使用，加深了我对校时电路的理解。总之，这次实验我收获了很多。,6/ 6,
